摘要：为满足软件定义互连系统中异构协议融合互连的需求,提出一种两级多协议交换电路,该电路通过融合共享缓存与Crossbar这2种交换架构,实现对多种异构协议的报文转发需求的兼顾。同时,提出一种基于时隙的多级仲裁调度方法,实现调度过程中时间与空间的解耦。仿真结果表明,所设计的交换电路能够弹性适应绑定模式变化引起的交换规模及端口缓存、端口带宽需求变化,缓存资源利用率相较传统组合输入输出排队(CIOQ)架构最高提高87.5%,转发时延低至数十纳秒,不仅适用于RapidIO、光纤通道(FC)、Ethernet、外设部件互连快速总线(PCIe)单一协议交换,而且适用于多种协议组合的混合协议交换。

摘要：本文采用带缓存交叉开关作为核心交换单元,构建了一种空分复用扩展的联合输入/交叉节点/输出排队(SDM-CICOQ)交换结构,从理论上证明了当扩展因子为2时,SDM-CICOQ交换结构可以获得100%的吞吐量,并且能够完全模拟输出排队(OQ)交换结构,从而能够提供服务质量(QoS)保障.本文还给出了一种层次化优先级调度(HPS)方案作为SDM-CICOQ交换结构调度机制的工程设计参考,仿真结果表明采用HPS调度方案SDM-CICOQ交换结构可获得良好的性能.

摘要：针对交换结构所使用的信源模型,不仅要考虑网络业务流自身特性,还要考虑输出端口的业务均衡问题,提出一种可用于交换结构性能分析与设计验证的信源模型,该模型能够产生具有自相似特性的网络业务流,并且能够正确模拟到达交换结构输入端口处的均衡和非均衡分布的网络业务流,同时通过在OPNET仿真平台上的测试,证明了上述结论。该模型对于高速交换机中交换结构的设计具有重要意义。

摘要：交换结构的 VHDL 层仿真是在交换结构的设计中非常重要和不可缺少的一步 .介绍了一种通过模拟网络数据流对交换结构进行 VHDL层仿真的方法 .这种仿真方法可以用来验证交换结构逻辑功能设计的正确性 ;还可以在不同的网络输入数据流下通过统计信元平均延迟来评估和验证交换结构的交换性能 .并且因为 VHDL 层仿真直接对应硬件的行为 ,所以其结果比普通的

摘要：为了在能够通过较小的交换网络加速比就可以实现与OQ相比拟的时延和100%的吞吐率的CIOQ交换结构中支持DiffServ QoS模型,提出了一种在输入端口和输出端口采用两级调度和队列管理的具有QoS保障能力的交换结构.输入侧采用MTRED+PDMCRR模式,输出侧采用WRED+PQ混合调度模式,给出了详细的设计分析,并通过仿真实验验证了该结构可以良好地支持DiffServ中各种业务的QoS性能.

摘要：在路由器或交换机的交换结构中实现组播是提高组播应用速度的重要途径之一。传统的交叉开关结构(crossbar)组播调度方案有两种缺陷,一种是性能较低,另一种是实现的复杂度太高,无法满足高速交换的需要。该文提出了一个新的基于交叉开关的两级组播交换结构(TSMS),第1级是组播到单播的交换结构,第2级是联合输入和输出排队(CIOQ)交换,并为该结构设计了合适的最大扇出排队(FCN)优先-均匀分配中间缓存调度算法(LFCNF-UMBA)。理论分析和仿真实验都显示在该结构中,加速比低于2 2/(N+1)倍时吞吐率不可能实现100%;而采用LFCNF-UMBA调度算法,2倍加速比就可保证在任意允许(admissible)组播的吞吐率达到100%。

摘要：提出了一种多路聚合型联合输入/交叉节点/输出排队(CICOQ)交换结构,并从理论上证明了当聚合路数等于2时,多路聚合型CICOQ交换结构无需加速即可通过分布式调度算法实现模拟采用任意调度算法的输出排队交换结构。最后从实现的角度给出了多路聚合型CICOQ交换结构的工程设计方案,并通过仿真对该方案的性能进行了验证。

摘要：提出一种按序排队(in-order queuing,简称IOQ)PPS体系结构,通过在分流控制器引入固定尺寸的缓冲区,实现负载在每个交换平面的均匀分配;中间层组合输入输出排队(combined input-and-output queuing,简称CIOQ)交换平面受控于中央调度器,在每个时间槽(timeslot),中央调度器将同一种匹配实施到每一个交换平面,称之为同步调度策略.可以证明,在该体系结构下,轮询(round robin)分派算法配合同步调度策略可以保证同一条流的信元按序从交换平面读出.进一步提出了严格最长队列优先同步调度算法,极大地减少了中央调度器需要维护的状态信息和信元重定序开销.与目前主流的PPS设计相比,IOQPPS(in-order queuing parallel packet switch)实现机制简单,易于硬件实现.模拟结果表明,IOQPPS具有最优的延迟性能.

摘要：在交换结构的设计中引入多元超立方体静态互连技术,本文提出了一种新的分布式多机架太比特级交换网络:多元超立方体交换结构(MHSF)和相关的汉明随机路由算法(HRRA)。理论分析表明,当各交换节点的流量均匀地发送到各个目的节点时,信元通过MHSF的平均时延有确定的上界。在一定的链路加速因子条件下,MHSF具有可接受的平均时延。

摘要：SDN采用转发与控制分离的架构和集中的控制管理机制,可有效满足不同网络中不同粒度的管理控制需求。当高校科研人员进行SDN的教学和创新实验时,需要一个处理过程可感且可重新编程的数据平面来支持原理展示和自主研究。然而,传统ASIC交换机的内部实现流程不透明且转发查表架构固定,软件交换机的处理性能较低,因此无法充分支持数据平面的研究。目前,通过FPGA设计可编程数据平面,为满足不同科研场景下多样化的处理需求提供了一条可行路径。但是,在基于FPGA的可重构交换机架构和设计方法方面还缺少深入研究,主要表现在难以实现基于模块细粒度的SDN处理流程重构,现有工作复用程度低,同时无法为开源的SDN数据平面设计提供技术支持。为此,提出一种基于FPGA的SDN交换平面实现结构——RESSP(FPGA-based REconfigurable SDN Switching Pipeline)。RESSP将报文处理流程拆解成多个可动态加载的模块,针对交换机具体的应用场景,利用FPGA可编程特性对硬件功能模块进行增加、删除或替换,从而针对实际需求设计出相应的报文处理逻辑。此外,基于RESSP实现了一个SDN交换机的原型系统MiniSwitch。MiniSwitch验证了RESSP在教学科研实验中快速重构所需SDN数据平面的可行性和可扩展性。