摘要：设计实现了一种基于高速并行架构的直接数字频率合成器。核心模块相位幅度转换采用混合旋转算法实现,第一级采用CORDIC算法,预先计算旋转值;第二级采用乘法器,降低幅度计算的时钟周期。电路架构采用多路并行结构,同时采用交织采样算法来实现信号的采样,最高工作频率达到2GHz。经0.13μm 1P6M MIX Signal CMOS工艺流片,整个芯片面积为3.2mm×3.6mm。经测试在2GHz的工作频率下,输出信号在701 MHz处,窄带SFDR为86.35dB;输出信号在742 MHz处,宽带SFDR为52.01dB。

摘要：为了解决海量数据的高速传输问题,本文以AXIe(Advanced TCA Extensions for Instrumentation)总线为传输架构,重点设计数据的高速缓存和传输接口,并设计时间交织数据采集模块完成AXIe数据采集传输接口验证.通过两片ADC实现时间交织数据采样功能,将DDR3作为数据的深存储单元,采用PCI Express实现数据高速传输.在FPGA上完成设计,使用ILA嵌入式逻辑分析仪进行功能验证.结果表明,该设计能很好地实现交织采样功能,完成基于AXIe总线的数据传输.

摘要：设计了一种集成数字内核和数模转换器(DAC)的高速、高分辨率直接数字频率合成器(DDFS)。其核心模块相幅转换器采用混合坐标旋转数字计算(CORDIC)算法,以缩短幅度计算的时钟周期,减少硬件消耗。DDFS电路采用多路并行结构,以降低核心运算模块的工作频率,采用多级交织采样实现低速信号到高速信号的采样,再将数据合成输出。DAC的设计采用温度计编码和二进制编码混合方式实现内部编码,采用双路归零编码方式实现信号输出。采用数字校准模块调整数字和模拟时钟的相位,确保信号从数字内核到DAC的正确采样。基于65 nm 1P8M CMOS工艺完成DDFS芯片的设计和流片,芯片面积为3.5 mm×4.7 mm。经测试在3.4 GHz的时钟频率下,输出信号频率约为1.36 GHz,窄带无杂散动态范围(SFDR)为89.75 dB;宽带SFDR为39.61 dB。

摘要：针对面光源照射下的三维场景柔和阴影绘制算法存在可见性计算开销大的问题,提出一种面光源可见性空间复用算法。首先设计出基于交织思想的面光源采样方法,使用该方法为每个可视场景点产生一个光源采样点,并通过从可视场景点向光源采样点投射阴影光线来生成面光源-可视场景区域可见性采样图。其次基于可见性存在空间相关性的特性提出一种可见性滤波估计方法,估计出面光源-可视场景区域可见性采样图中每个可视场景点的面光源可见性百分比。最后用面光源可见性百分比乘以不考虑遮挡情况下可视场景点的光照值,得到最终的光照结果。本算法针对每个可视场景点只做一次光源可见性计算,显著减少了面光源可见性的计算量。实验结果表明,本算法能够高效地绘制出视觉上近似正确的柔和阴影。