摘要：针对双向可控硅(DDSCR)器件的静电放电(ESD)鲁棒性,提出在N阱中加入N+注入区(DDSCR_N+)和在N阱中加入P+注入区(DDSCR_P+)2种改进型DDSCR结构,采用华润上华0.5μm Bipolar-CMOS-DMOS(BCD)工艺,分别制备传统DDSCR结构以及2种改进型DDSCR结构,通过半导体工艺及器件模拟工具(TCAD)进行仿真,分析不同结构的电流密度和ESD鲁棒性差异;流片后通过传输线脉冲测试(TLP)方法测试不同结构ESD防护器件特性.仿真和测试结果表明,改进型DDSCR_N+结构在具有和传统DDSCR器件的相同的触发和维持电压前提下,二次击穿电流比传统的DDSCR结构提高了160%,ESD鲁棒性更强,适用范围更广.

摘要：传输线脉冲(TLP)测试是当前电路设计工程师研究ESD保护器件特性和进行ESD加固设计的有力工具。分析了ESD应力作用下MOSFET的工作原理,指出精确测试保护器件或电路在ESD大电流应力下的I-V特性曲线,提取特征参数,将有利于ESD加固设计的一次成功;通过对典型TLP测试波形的分析,将TLP试验与器件的大电流响应建立联系;最后对扩散电阻和nMOSFET的TLP典型I-V特性进行了分析,并给出了实际的设计参数。

摘要：横向扩散金属氧化物半导体(LDMOS)器件在高压静电放电(ESD)防护过程中易因软失效而降低ESD鲁棒性。基于0.25μm Bipolar-CMOS-DMOS工艺分析了LDMOS器件发生软失效的物理机理,并提出了增强ESD鲁棒性的版图优化方法。首先制备了含N型轻掺杂漏版图的LDMOS器件,传输线脉冲(TLP)测试表明,器件在ESD应力下触发后一旦回滞即发生软失效,漏电流从2.19×10-9 A缓慢增至7.70×10-8 A。接着,对LDMOS器件内部电流密度、空间电荷及电场的分布进行了仿真,通过对比发现电场诱导的体穿通是引起软失效及漏电流增大的主要原因。最后,用深注入的N阱替代N型轻掺杂漏版图制备了LDMOS器件,TLP测试和仿真结果均表明,抑制的体穿通能有效削弱软失效,使其适用于高压功率集成电路的ESD防护。

摘要：基于0.18μm CMOS工艺,介绍了一种UHF频段低噪声放大器(LNA)与静电放电(ESD)保护器件的协同设计和电路仿真方法。采用传输线脉冲测试系统,测得ESD二极管的正向热失效击穿电流为4.28A,等效于人体模型5.6kV;反向热失效击穿电流为0.2A,等效于人体模型500V。通过仿真,分析了ESD二极管的电阻、电容特性,给出了其在LNA正常工作情况下的等效电路;结合LNA电路仿真结果,比较了二极管寄生效应对LNA阻抗匹配、增益、噪声系数和线性度等指标的影响,验证了等效电路的正确性。