摘要：分析了射频接收机中镜像干扰的产生以及一次混频超外差接收机、中频直接采样接收机、两次混频超外差接收机抑制镜像干扰的方法.提出了基于频域校准相位抵消法的低中频接收机方案,同时分析其性能以及I,Q两路的相位、幅度误差带来的影响.基于线性调频中断连续波(FMICW)雷达对这种方案进行了仿真,将其速度、距离谱与未经过镜像抑制处理时的情况进行了比较,结果表明该方案对镜像抑制效果有所提升,基于数字信号处理的校准提高了镜像抑制比.

摘要：提出了一种多路低中频数字化接收机并行处理的实现方法。该方法以拓扑结构精致、工作时序简单的并行数字信号处理器子阵列为基础 ,根据工作时序约束方程来计算 DSP子阵列的处理能力 ,构建多路低中频数字化接收处理机 ,使接收机的设计得以简化。最后具体介绍了如何应用该方法。

摘要：模数转换器引入的信噪比的降低会直接影响GPS接收机的灵敏度,需仔细设计以减小信噪比的降低。采用TSMC0.25μm CMOS单层多晶硅五层金属工艺设计了一个用于低中频GPS接收机的CMOS4bit16.368MHz闪烁型模数转换器。实现一个高性能闪烁型模数转换器的关键是得到一个低功耗、低回程噪声、低失调电压的前置放大器和比较器电路,因此重点放在了提出的新的前置放大器和比较器的设计和优化上。在时钟采样率16.368MHz和输入信号频率4.092MHz的条件下,转换器测试得到的信噪失真比为24.7dB,无杂散动态范围为32.1dB,积分非线性为+0.31/-0.46LSB,,差分非线性为+0.66/-0.46LSB,功耗为3.5mW。转换器占用芯片面积0.07mm2。测试结果表明了该模数转换器的有效性,并已成功应用于GPS接收机芯片中。

摘要：为了显著降低FMCW雷达后端数字信号处理电路的电路面积与电路成本,提出了低中频的设计思路,利用频谱搬移技术对目标信号进行下变频处理,使目标信号频率在20 kHz以下,相比直接对目标信号进行处理,A/D采样率得到减小,对3.5 m处的目标进行测试,测试结果得到目标频率从160 kHz有效的降低到了10 kHz,验证了低中频方法的可行性,满足小型化低成本雷达应用需求。

摘要：本文介绍一种采用正交原理的电视接收机的设计方法。对于２．６ＭＨｚ低中频，普通视频数模转换器足以使全调制信号数字化。许多处理可以在数字域中进行，这些处理包括精选、图象和伴音的分离以及图象和伴音的解调。这一原理的应用使更多射频元件得以集成，并使数字信号处理更接近于天线端。

摘要：本文介绍一种采用正交原理的电视接收机的设计方法。对于２．６ＭＨｚ低中频，普通视频数模转换器足以使全调制信号数字化。

摘要：采用SMIC0.18μm工艺,实现了一个截止频率可调谐,带品质因数(Q值)补偿的五阶巴特沃兹低通滤波器,截止频率在9 MHz,50 MHz处抑制在70dB以上,,通带增益变化在0.3 dB以内,面积0.4 mm2,功耗12 mW。此低通滤波器已经成功地应用在GPS低中频接收机中。

摘要：首先对用于CMOS低中频GPS接收机的模数转换器(ADC)进行了设计考虑。由ADC引入的信噪比降低与四个因素有关:中频带宽,采样率,ADC的比特数及ADC的最大阈值与噪声均方根比值。在设计考虑的基础上,采用TSMC0.25μmCMOS单层多晶硅五层金属工艺实现了一个4bit16.368MHz闪烁型模数转换器,并将重点放在了前置放大器和提出的新的比较器的设计和优化上。在时钟采样率16.368MHz和输入信号频率4.092MHz的条件下,转换器测试得到的信噪失真比为24.7dB,无杂散动态范围为32.1dB,积分非线性为+0.31/-0.46LSB,差分非线性为+0.66/-0.46LSB,功耗为3.5mW。ADC占用芯片面积0.07mm2。

摘要：该文提出了一种基于PI算法的低中频调零自适应抗干扰模块实现技术。提出了一种多通道输入预处理和输出预处理的实现结构,可简化数字上下变频器设计,降低资源消耗。通过对自适应抗干扰模块的多普勒性能分析,自适应抗干扰模块不引入额外的载波多普勒和码多普勒,两者固有的比例关系不变,不影响后续接收机的测距精度。模块化的结构设计,有利于工程控制,降低成本,提高设备的移植性。

摘要：CMOS技术是把L波段卫星调谐器、解调器和其它功能整合至低成本、高效能单芯片的关键。本文将探讨新型低中频和传统零中频DBS调谐器架构在单芯片DBS射频前端设计中的优缺点。