文献检索-宁波市创意产业特色资源库

限定检索结果

基于0.5μm Cmos集成电路高低压兼容技术研究: 收藏
分享
引用; 《电子与封装》2007年第9期7卷 22-25页; 作者：刘允赵文彬中国电子科技集团公司第58研究所江苏无锡214035; 将高压mosFETs器件集成到低压Cmos数字和模拟电路中的应用越来越频繁。文章参考了Parpia提出结构,将高压Nmos、Pmos器件制作在商用3.3V/5V 0.5μmN-阱Cmos工艺中,没有增加任何工艺步骤,也没有较复杂BiCmos工艺中用到的P-阱、P+、N+埋层...; 将高压mosFETs器件集成到低压Cmos数字和模拟电路中的应用越来越频繁。文章参考了Parpia提出结构,将高压Nmos、Pmos器件制作在商用3.3V/5V 0.5μmN-阱Cmos工艺中,没有增加任何工艺步骤,也没有较复杂BiCmos工艺中用到的P-阱、P+、N+埋层,使用了PT注入。通过对设计结构的PCM测试,可以得到高压大电流的Nmos管BVdssn>23V～25V,P管击穿BVdssp>19V。同时,文章也提供了高压器件的设计思路和结果描述。; 来源：详细信息评论

限定检索结果