摘要：针对模数转换器(ADC)在存内计算芯片中面积占比大的问题,提出了一种基于开关电容放大器的低面积开销ADC,包括一个全局数模转换器(GDAC)和基于开关电容放大器的局部列级ADC。整体电路采用单端逐次逼近型(SAR)ADC架构,利用开关电容放大器实现电压的逐次逼近,大幅度减少了单位电容数量,降低了局部列级ADC的整体面积开销;局部列级ADC共用由GDAC同步产生的参考电压,提高了ADC的整体面积效率。基于55nmCMOS工艺设计了单列8位ADC,电源供电电压为1.2V,输入电压范围为200~800mV,在2.22MSa/s的采样速率下,其功耗为205μW,面积为3537μm^(2)。仿真结果表明,单列ADC的有效位数为7.86bit,无杂散动态范围为64.3dB,品质因数(FoM)为1405pJ·μm^(2)/conv。

摘要：提出了一种低功耗宽摆幅的绝对值电路。该电路通过比较器输出结果判断输入电压的正负,正值利用负反馈进行保持,负值利用电压-电流转换电路和电流镜转换为正值。与传统利用二极管的设计相比,该电路避免了线性度差、功耗高的问题。基于55 nm CMOS工艺进行了电路设计,仿真结果表明,在电源电压为-1.2 V和1.2 V的条件下,电压输入摆幅高达-400~400 mV,绝对值电路误差在0.5%以内,功耗为450μW,版图面积为4 800μm^(2)。

摘要：真随机数生成器(TRNG)是安全应用中的关键构建模块,能够为数据加密、随机数和初始化向量提供高质量的随机位。环形振荡器(RO)TRNG是一种广泛的应用设计,以支持各种与安全相关的应用。但是,在FPGA中实现RO TRNG时通常会产生很高的硬件开销。因此,一种基于双输出异或门单元的低开销RO TRNG在该文中被提出,仅使用单个可配置逻辑块即可构建TRNG的熵源。通过多相位细粒度采样机制,将电路抖动有效地采集捕捉到。所提RO TRNG在AMD Xilinx Viretx-6和Artix-7两款FPGA上进行实现与验证,实验结果表明,所提RO TRNG硬件开销低,能够产生质量满意的随机序列。