摘要：针对数字音频领域16bit精度、20kHz带宽的设计要求,以0.18μmCMOS工艺设计二阶单环的一位sigma-delta调制器,过采样率达256,采样频率达10.24MHz.调制器采用了全差分结构,由基于开关电容的积分器、时钟产生器及比较器等组成.仿真结果显示,该调制器的信噪失真比达94dB,动态范围达99dB.在1.8V电源电压下,整个系统的功耗为7.6mW.

摘要：本文提出了一种采用0.18μm CMOS工艺和金属-绝缘体-金属电容器选择的1.2 V、10位、60 Msample/s~360 Msample/s六通道的时间交织复位运放流水线ADC的设计。具体实现包括:采用一种前端电阻-解复用技术来实现6个时间交织通道和低压增益以及偏移补偿技术来减轻时间交织通道间的偏移失配;设计了反馈电流偏置来确保工艺变化过程中电流源偏置的精确性;设计了低电压电流模式子ADC来降低静态功耗;设计了一种可编程时序偏差不敏感时钟发生器来减轻不同通道之间的时序失配。芯片测试结果表明,对于全部速度选项来说,ADC的微分非线性/积分非线性优于0.8 LSB/1.1 LSB,且信噪失真比在55 dB以上,而在60 Msample/s和360 Msample/s时分别消耗83.2 mW和406 mW,整个ADC核面积仅为12.6 mm^(2)。

摘要：在流水线结构A/D转换器中,参考电压的波动将会影响到其转换精度。文章分析了参考电压变化对A/D转换器整体性能的影响,通过Matlab仿真加以验证。并基于带隙基准源,为一个10位40 MHz采样频率的流水线A/D转换器设计了两个电压值为1/2VDD±0.5 V的参考电压源及其输出缓冲放大器。采用SMIC 0.35μm 3.3 V CMOS工艺,Hspice仿真结果显示,参考电压的最大波动小于0.3 mV,最大温度系数为12 ppm。

摘要：基于65 nm CMOS工艺、1.2 V供电电压,设计了一款结合偏移双通道技术的流水线模数转换器(analog-to-digital convertor,ADC)。芯片的测试结果表明,该校正方法有效地消除和补偿了电容失配、级间增益误差和放大器谐波失真对流水线ADC综合性能的制约。流水线ADC在125 MS/s采样率、3 MHz正弦波输入信号的情况下,信噪失真比(signal-and-noise distortionratio,SNDR)从校正前的28 dB提高到61 dB,无杂散动态范围(spurious-free dynamic range,SFDR)从校正前的37 dB提高到62 dB。ADC芯片的功耗为72 mW,面积为1.56 mm2。偏移双通道数字校正技术在计算机软件上实现,数字电路在65 nm CMOS工艺、125 MHz时钟下估计得出的功耗为12 mW,面积为0.21 mm2。

摘要：基于SMIC 0.18μm CMOS工艺,设计了一种新型的栅压自举采样开关。采用镜像结构,增加了自举电容。采用时钟控制反相器,减少了MOS采样开关管的栅极节点寄生电容。这些措施有效抑制了电荷共享效应,提高了线性度,提高了采样开关的导通、关断速度。仿真结果表明,在6.25 MHz频率、0.8 V输入正弦波信号、100 MHz采样频率的条件下,该栅压自举采样开关的SFDR为111.3 dBc,SNDR为108.9 dB。

摘要：介绍了一种新型的CMOS自举采样电路。该电路适用于12位100 MHz采样频率的A/D转换器。采用P型栅压自举开关补偿技术,可以有效地克服采样管导通电阻变化引入的非线性失真,提高采样精度。仿真结果表明,采样时钟频率为100 MHz时,输入10 MHz信号,可得信噪失真比(SNDR)为102 dB,无杂散动态范围(SFDR)为103 dB。信号频率达到采样频率时,仍有超过85 dB的SNDR和87 dB的SFDR,满足高速高精度流水线A/D转换器对采样开关线性度和输入带宽的要求。电路采用SMIC 0.18μm CMOS数模混合工艺库实现,电源电压为1.8 V。

摘要：采用CSMC CG181P6M工艺,设计了一个8通道输入,采取逐次逼近结构,速度达到1MSPS的10bit ADC。通过各种强大的EDA工具支持,有效缩短了设计周期并降低了设计风险。

摘要：本文介绍了一种基于55nm工艺的高精度采样保持器。该设计采用特定的由动态触发器构成的准采样电路,隔离了采样和保持的周期,从而避免信号抖动对后级电路的影响;并讨论了采样过程中常见的电荷注入及噪声等效应,引入特别的密勒反馈电容电路和高增益带宽积的放大器来降低这些非理想效应的影响。后仿真结果表明,该采样比较器在全范围输入1. 12MHz,采样率125MS/s时,其信噪失真比SNDR高达93dBc,完全可以满足14bi t以下的高速AD转换器的前级要求。

摘要：在某弹载计算机的测试验证中,部分模块的数模转换系统会出现有效位数超差现象。通过故障树分析法对影响因素逐一进行分析,确定为正弦波信号频率对数模转换系统有效位数的影响,通过理论分析和对算法的仿真验证,准确定位了故障,通过修改采样时钟电路设计和调整输入信号的供给,解决了有效位数测试超差问题。