摘要：在前端设计技术进行了最后一次重要的创新性革新以后，芯片的复杂程度已经又提升了1000倍以上。对于开发集成度超过2亿5千万只晶体管的硅集成电路设计小组来说，这种情况更加加重了他们所面临的困难。今后设计类似复杂程度的SOC设计小组也将面临更为严重的困难。

摘要：一个理想的综合技术必须能够处理巨大的数据量，这是因为芯片的复杂程度(门数)在不断增加。新的综合方法必须考虑到优化技术的根本转变，即转向建立面向全局的逻辑构造。而这种构造在整个后续的实现和逐步优化过程中，易于达到设计的快速收敛。

摘要：Cadence设计系统公司发布了专为Cadence Encounter RTL Compiler综合技术实现新的低功耗能力，可提升芯片质量(QoS)。Encounter RTL Compiler现在通过将多目标全局优化扩展到动态及泄漏功耗优化，以种全新的方式实现了低功耗。该单一过程解决方案改进了电源、时序和面积以求获得更高质量的芯片。

摘要：Tensilica日前宣布与Cadence合作。根据Tensilica受欢迎的330HiFi音频处理器和388VDO视频引擎，为其多媒体子系统建立一个通用功耗格式（CPF）的低功耗参考设计流程。Cadence和Tensilica公司的工程师合作使用完整的Cadence低功耗解决方案（包括Encounter RTL Compiler全局综合，