摘要：本文讨论了全数字接收机中插值滤波器的优化设计问题。利用插值公式的截断式导出码间串扰量的度量式，研究了其收敛特性。利用码间串扰量的度量准则，对不同的成形滤波函数研究了插值滤波器的参数优化估计及其抗时钟抖动性能。

摘要：插值滤波器的设计是全数字接收机中码元同步算法的关键技术.本文主要探求一种适合于VLSI实现的插值滤波器结构,在拉格朗日立方插值滤波器的Farrow结构基础上,融入了流水线技术和并行处理技术以提高滤波器运算速率.对改进后的结构与原结构进行复杂度对比、运算速率对比和功耗对比,并在FPGA上实现.仿真与实现结果表明,该结构有着更快的运行速度、更低的功耗.

摘要：由于多普勒频移和载波频差引起的大频偏问题对数字移动通信系统的性能影响很大，文中在研究多普勒频移（ＤＦＳ）校正数字滤波算法的基础上，设计并实现了传输速率为４．８ｋｂｉｔ／ｓ的四相差分相移键控调制（ＤＱＰＳＫ）的全数字接收机，并且对存在多普勒频漂和载波频差时的性能进行了分析和测试。研究结果表明，该接收机在结构上更为简单、实现更为有效，该接收机抗频偏能力接近传输符号速率，并具有较强的抗ＤＦＳ频漂能力。

摘要：接收机的全数字化实现是近年数字通信研究的一重要课题。插值滤波器的设计问题是接收机全数字化实现的核心问题之一。本文对全响应线性调制信号,给出了一个插值准则。对带限传输的情况给出了一插值公式。以系统脉冲响应为升余弦滚降函数为例,利用理论分析和数值分析的方法验证了插值公式的可行性和有效性,并给出了16-QAM信号的计算机仿真结果。

摘要：全数字接收机是近年来提出的新概念，与传统的模拟接收机不同，全数字接收机解调用的参考载波和采样频率均使用本地时钟，不需要利用导频信息来控制；而且它的关键技术都可以采用数字信号处理的方法实现。本文讨论了用ＤＳＰ（数字信号处理）处理器实现全数字接收机的方法和总控软件的设计。

摘要：针对当前雷达探测和电子侦察一体化的发展趋势,设计了一种S波段的主被动探测射频数字化雷达接收机,并对各模块进行了分析和设计。此设计可在不满足最佳采样率的情况下进行宽带信号接收处理,并可在主动探测和被动侦察工作模式间转换,具有较好的灵活性和较强信号接收能力。基于并行或多相结构的优化设计降低了系统的资源消耗,使系统在高采样率下依旧具备实时处理能力。仿真实验和硬件平台测试验证了系统设计的可行性和高效性。

摘要：本文分析了带宽给定条件下,全数字接收机中频频率与采样频率的约束关系;导出了采样频率给定条件下,使得数字滤波器过渡带宽最大的中频频率表达式。最后,本文以GPS P(Y)码接收机频率规划为例给出了设计实例。

摘要：符号同步是全数字接收机关键技术,已广泛应用在软件无线电中。本文通过MATLAB搭建微波接力通信系统仿真平台,简单介绍了收发两端常用中频模块基本原理,着重分析了控制器、内插器和定时误差估计原理。最后通过平台仿真验证了设计方法的有效性和可行性。

摘要：讨论了全数字接收机中同步算法的设计与实现,给出了基于Gardner反馈环路的定时同步算法和基于数字Costas环的载波相位补偿算法的定点实现方案,并在Altera公司的DSP Builder上实现了该算法.计算机仿真和FPGA(Field Programmable Gate Array)实现都验证了其有效性,测试结果表明,该系统信噪比恶化小于1.5dB,时钟捕捉带大于±1%,载波频差捕捉带大于±4%.

摘要：插值滤波器是实现全数字接收机中码元同步算法的关键技术。本文主要探求一种适合于硬件实现的插值滤波器结构,即拉格朗日立方插值滤波器的Farrow结构,并对该结构进行简化以降低其复杂度,并对该算法结构进行了仿真,且在FPGA上实现。仿真与实现结果表明,该结构能达到预期的效果。