摘要：本文着重研究全数字接收机中定时恢复环路的设计,该环路由内插滤波器,预滤波器,平方定时误差检测,环路滤波和 定时控制单元组成,仿真结果表明,通过预滤波明显减小了定时抖动,该算法可以达到较好的性能,并由单片FPGA实现, 该芯片已成功用于QAM全数字接收机中。

摘要：基于软件无线电的设计思路,提出了一种多信道全数字高频雷达接收机的设计方案.该方案采用USB2.0接口设计实现雷达系统控制和数据传输任务,并结合Altera公司的CycloneII系列现场可编程门阵列(FPGA)芯片,实现系统同步控制、数字正交解调以及数字下变频.与传统模拟接收机和中频接收机相比,该系统具有硬件结构简单、参数配置灵活方便等特点.系统闭环测试结果验证了方案的正确性及合理性,能够满足工程应用的需求.

摘要：光ＰＰＭ通信有良好的应用前景，同步是它实现的核心问题．本文推导了全数字光ＰＰＭ接收机的最大似然帧节同步算法，并给出了两个更容易实现的简化算法．讨论了最佳ＰＰＭ同步序列的设计问题．用计算机模拟了三种算法的工作性能．

摘要：提出了一种基于匹配滤波器的全数字新型扩频接收机方案,可实现码相位的快速捕获。在初始捕获阶段,采用1bit量化减小系统的硬件消耗,采用多码元相关累加的方法降低码捕获的误捕概率。通过仿真证明了关键算法的可行性,并且硬件实现了该全数字扩频接收机的设计。测试结果表明,该设计方案可行并具有良好的性能。

摘要：本文着重研究全数字 QAM接收机中符号同步环路的设计 ,该环路由内插器 ,时钟误差提取以及环路滤波和 NCO控制器组成。通过仿真给出了相应的参数 ,从仿真结果可以看出 。

摘要：设计了一种适用于全数字接收机的新型位同步系统,该系统由插值滤波器、Gardner定时误差检测单元、环路滤波器和NCO控制单元构成,相比以前的滤波法和添扣脉冲法具有同步建立时间短、保持时间长和适用范围广的优点。在matlab simulink下对整个系统进行仿真,证明其能纠正0.1%的定时频率偏差,性能良好。

摘要：时钟同步和载波同步是接收机的关键问题,传统模拟解调可靠性、稳定性差,调试复杂。介绍了1种全数字QPSK接收机的定时同步和载波同步方法,它采用最佳采样点提取以及差分相位求解的方法实现同步。同步计算全部由软件实现,设计灵活。计算机仿真结果表明,该方法是可行的,适合DSP实现。

摘要：设计了一种适用于全数字遥测接收机的位同步算法,该算法采用固定的采样速率,结合Farrow多项式内插算法与Gardner定时误差检测算法的优点,具有较宽的码速率适用范围,较低的信噪比适用环境。在分析Farrow多项式内插原理的基础上,采用一种简化的分段抛物线内插方法,此方法减少了原有内插方法的运算量。仿真结果表明,在单个码元采样点很少的情况下,其误比特率(BER)性能依然接近于理想BER性能,优于Gardner算法,能够有效地完成低信噪比条件下的位同步,因此有着良好的应用前景。

摘要：介绍了可编程数字下变频器件 HSP5 0 2 1 4B内部结构及其在全数字接收机中的应用。文章首先阐述其内部结构与各模块功能 ,其后介绍与应用紧密相关的输出方式和控制接口 ,最后介绍 HSP5 0 2 1 4B在全数字接收机应用中的一个设计实例。

摘要：针对全数字接收机正逐步取代传统模拟接收机的发展趋势,在一片FPGA上实现了全数字DS/CD MA接收机的系统设计。基于片上系统的设计思想,该接收机整合了数字下变频器、数字匹配滤波器、数字解调解扩、自动频率控制等功能模块。同时介绍了全数字DS/CDMA接收机解扩解调原理,并给出了时序仿真结果及实验结果。仿真结果和实验结果表明全数字DS/CDMA接收机的设计方案是可行性的。