摘要：提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构,其地址转译缓存(TLB)采用多级结构,包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联,查询速度快;第二级JTLB可采用多周期查询方式,易于高速综合实现.选取Mibench测试基准集中的部分典型应用,通过嵌入式片上系统(SoC)设计样例,验证了该MMU结构的应用适应性.SoC设计实验结果表明,多级TLB结构MMU的系统性能与单级全相联结构最大仅相差3.8%.将设计的MMU集成在自主开发的高端32-bit嵌入式芯核CK520中,在0.18μm 6层金属工艺最差工作条件下,处理器的时钟频率达到230MHz以上,面积仅增加了7.6%.

摘要：设计MIPS324kc处理器内存管理单元(MMU),该模块对处理器地址进行合法性检查,并按照不同的地址空间对虚拟地址进行静态或动态映射。在硬件上采用三级流水线方式实现JTLB,并为处理器指令端口和数据端口设计相应的快表以提高TLB的查询速度。MMU与总线接口模块的时序采用简化的AMBA协议,与处理器进行联合调试并运行Linux操作系统,同时在功能上通过FPGA验证。该模块经过DC综合后,面积约为32K等效逻辑门。

摘要：基于翻译后援缓冲器(TLB)的内存管理单元(MMU),主要完成虚拟地址到物理地址的转换、内存保护、在不同操作模式下的内存管理等功能。文中重点讲述了MMU的功能、组织和接口,以及其中主要组成部分电路结构。

摘要：本文介绍了内存管理单元以及旁路转换单元的原理,主要从TLB工作原理、组织结构、替换策略三个方面描述。并在此基础上详细介绍了CKCORE系列处理器CK510内存管理单元,重点给出了CK510的内存管理单元软件模型以及与其紧密配合的协处理器单元相应的寄存器详细分解。

摘要：内存管理单元是体系结构中少数与操作系统进行直接交互的接口之一,其模拟模型的执行效率和扩展能力在全系统模拟环境中尤为重要。本文介绍了SimSoc全系统模拟框架中内存管理单元的设计思路和基本实现,基于SystemC事务级建模技术设计并实现了灵活的内存管理单元模拟框架,同时通过引入不同的优化策略实现了高效的访存模拟。

摘要：嵌入式软件设计的挑战之一是为处理器提供独立的应用程序加载、更新及删除等功能而无需内存管理单元支持。实现上述功能有助于提升系统易用性和便携性,可节省应用程序集成和重新编译的工作量,支持分发二进制文件到其它设备。本文讨论了解决这一挑战的几种观点,并基于位置无关技术为Cortex-M内核提供了一种动态程序管理方法。

摘要：本文针对Linux操作系统的内存管理机制设计了一款在TLB不命中时自动查询页表,填充TLB的MMU,并为它设计了一条专门的验证、调试平台.经仿真验证后,本文所设计的MMU能很好的和Linux配合,高效的完成虚拟地址和物理地址的转换.

摘要：核心路由处理单元通常采用以奔腾Ⅲ芯片为主控CPU的功能单板,涉及到VxWorks下的设备驱动程序设计,主要用来为协议处理板提供初始化程序,并为板上芯片等硬件设备和通信口提供设备驱动程序。文章从BSP开发中涉及的关键技术出发,就VxWorks设备驱动设计与实现中的难点和重点问题给出了解决方案。

摘要：旁路转换缓冲器(TLB)是内存管理单元中加速虚拟页号到物理页号转换过程的核心部件。基于程序连续页面分配访问的局部性特征,提出一种基于连续页面归并回收的TLB地址映射框架。在基于两路组相联结构的Main TLB基础上,设计一个用于合并回收页面的RTLB,当Main TLB由于地址映射块冲突发生替换时,检查Main TLB中是否存在与旧翻译信息的虚拟页号(VPN)、物理页号(PPN)都连续的表项,并临时缓存到RTLB进行连续页面归并,合并后的表项映射范围扩大,有效提高了TLB的映射效率。基于EEMBC测试基准的实验表明,在表项数相同的情况下,提出的TLB与传统TLB相比,缺失率降低了47.72%,平均访问时间降低了4.42%,具有高性能、低功耗的特点。

摘要：介绍ARM微处理器S3C2440A的内存管理单元(MMU)和高速缓存,设计一种实验方法来测定在不同CPU时钟频率下禁用或启用高速缓存时,程序指令在SDRAM和SRAM中的平均执行速度,并对数据进行分析和处理。实验结果表明,启用高速缓存对提高指令的平均执行速度具有较大影响。