摘要：文章设计了一种高速Viterbi译码器该设计基于卷积码编码及其,Viterbi译码原理,完成了Viterbi译码的核心单元算法的优化,并采用Verilog语言编程实现了卷积码编码器和译码器。仿真和综合的结果表明本文设计的译码器速率达50Mbit/s,同时译码器的电路规模也通过算法得到了优化。

摘要：针对多指数连续相位调制(Multi-h CPM)载波相位恢复困难且实现复杂度高的难题,提出了一种基于PAM分解的Multi-h CPM信号的低复杂度非相干序列检测算法。利用PAM分解的近似形式,结合逐幸存处理技术,减少了匹配滤波器数和网格状态数同时引入的参考相位信号,实现了具有残留载波频偏和载波相位校正的非相干序列检测;通过计算和搜索接收信号所有可能调制指数序列所对应的分支度量信息,实现了调制指数的估计与同步。仿真结果表明,该算法的性能优于传统的单符号差分非相干检测,实现复杂度相对较低,当存在残留载波频偏时,检测性能也够保持稳健。

摘要：在分析ＴＵＲＢＯ码输入量化的基础上，结合已有的译码ＭＡＰ算法实现结构，给出了第三代移动通信建议（３ＧＰＰ）中ＴＵＲＢＯ码的译码实现电路和译码迭代电路，并提出了将ＴＵＲＢＯ码运用于多级调制的码设计和多步译码方法。并将每级ＴＵＲＢＯ码设计出不同码率，提高了低层码的纠错能力，使高层码具有较高的传输信息能力。对ＴＵＲＢＯ码在第三代移动通信中的译码也进行了分析，并讨论了延迟问题，研究了ＦＰＧＡ实现规模。该电路结构具有好的译码性能，并达到了３ＧＰＰ的译码增益要求。

摘要：ACS单元的设计及路径度量(PM)值的存储是Viterbi Decoder硬件实现的重要部分之一。介绍了一种码率为1/2的硬判决Viterbi Decoder的ACS部分的硬件实现方法。采用了一种全新的设计与存储方式,即原位运算旋转地址的方式,极大地节省了在ACS运算过程中用以存储路径度量值的RAM空间,大量的实验证明,设计的译码器在资源消耗上有较大优势。

摘要：数字电视广播-数字卫星新闻采集标准(DVB-DSNG)把实用网格编码调制(P-TCM)作为可选的内编码和调制方式,在保持信息速率且不增加带宽的情况下提高功率利用率。本文针对DVB-DSNG系统,提出了一种P-TCM解码器的设计方案,根据计算机仿真结果对算法的参数进行了优化,并在FPGA上进行了设计的验证。

摘要：针对通信系统中传统维特比(Viterbi)译码器结构复杂、译码延时大、资源消耗大的问题,提出了一种新的基于FPGA的Viterbi译码器设计。结合(2,1,7)卷积编码器和Viterbi译码器的工作原理,设计出译码器的核心组成模块,具体采用3比特软判决译码,用曼哈顿距离计算分支度量,32个碟型加比选子单元并行运算,完成幸存路径和幸存信息的计算。幸存路径管理模块采用Viterbi截短译码算法,回溯操作分成写数据、回溯读和译码读,以改进的流水线进行并行译码操作,译码延时和储存空间分别降低至和。