摘要：针对数字示波表的数据采集系统接口复杂、采集速度高、单片机难以实现等特点,介绍了一种以CPLD为核心的超高速数据采集系统设计方案。该方案采用高速A/D转换器、双片高速FIFO芯片来实现数字示波表中信号的不间断采样和存储,利用等精度测频技术自动生成FIFO的写入时钟,实现滤除冗余数据的功能。分别对A/D转换器、FIFO存储器、数据处理单元之间的逻辑接口电路以及测频原理、分频算法等进行了详细介绍。仿真结果表明,该设计完全满足数据采集系统的要求。

摘要：本文设计了一种基于现场可编程逻辑器件FPGA计的多显示模式VGA接口。通过设计一种全新的分频算法,使该接口能支持从VGA到SVGA多达13种显示模式,在实际利用FPGA的嵌入式系统中能替代VGA专用显示芯片,节省了计算机处理过程,加快了数据处理速度,节约了硬件成本。

摘要：介绍了一种通用的可预置数的有理数分频器的设计方法。本设计利用VHDL语言实现分频算法的设计,利用键盘、液晶显示、单片机、CPLD实现硬件电路的设计,并用QuartusⅡ进行仿真。

摘要：本文介绍了一种通用的可预置数的有理数分频器的设计方法。本设计利用键盘、液晶显示、单片机、CPLD实现硬件电路的设计,并用QuartusⅡ进行仿真。