摘要：在高密度比特位动态随机存储器 (DRAM)芯片的发展中 ,随着多层布线与复杂存储单元结构的日渐普遍使用 ,互连寄生电容对存储器件性能如时延、功耗、噪声等的影响日渐突出 ,已成为不可忽视的重要因素 ,对互连寄生电容提取软件提出了紧迫的要求 .本文介绍一个基于直接边界元素法的精度高 ,速度快 ,并可适应复杂堆叠(stacked)电容器结构的互连寄生电容模拟软件 ,并通过实例计算 。

摘要：动态随机存储器芯片是集成电路中销售量和销售额最大的单一产品.本文介绍了DRAM存储单元的基本原理并回顾了DRAM的技术发展与关键创新,总结了多种先进技术节点的DRAM芯片制造的关键工艺技术.分析了电容结构、阵列访问晶体管、存储器单元结构等方面的技术演进.介绍了多种基于U形沟道晶体管的DRAM存储单元以及6F2存储单元的制造方法.基于多项关键技术突破,对下一代DRAM芯片的关键器件工艺的技术发展趋势进行了推测.即:(1)阵列选择晶体管持续使用U形晶体管;(2)低k材料会被大规模使用来降低位线寄生电容;(3)提高灵敏放大电路的灵敏度和随温度来动态调整刷新频率来降低对存储电容的要求;(4)更多关注低功耗设计而不是一味地增大存储容量.

摘要：多种来源的漏电流和寄生电容会引起DRAM的故障,在DRAM开发期间,工程师需仔细评估这些故障模式,当然也应该考虑工艺变化对漏电流和寄生电容的影响。从20n m技术节点开始,漏电流一直都是动态随机存取存储器(DRAM)设计中引起器件故障的主要原因。即使底层器件未出现明显的结构异常,D R A M设计中漏电流造成的问题也会导致可靠性下降。漏电流已成为D R A M器件设计中至关重要的一个考虑因素。

摘要：利用碳纳米管之间范德瓦耳斯力 ,设计了一种基于碳纳米管的可读写的随机存储器 ,研究了系统的双稳性 ,讨论了存储器的优点和可行性 。

摘要：钛酸锶钡(BST)高介电常数材料被普遍认为是最有前途的DRAM电容介质材料。BST作为DRAM电容介质材料的研究已有多年,到目前为止取得了不少突破性的进展。介绍了BST的材料特性和堆积型电容结构电极、埋层材料的设计考虑,探讨了BST膜的制备、掺杂及刻蚀工艺技术。

摘要：提出了一种基于傅里叶变换红外(FTIR)反射谱的动态随机存储器(DRAM)深沟槽结构测量方法与系统。给出了测量原理与方法,设计了测量系统光路。通过可变光阑调节探测光斑大小并选择合适的入射角,消除了背面杂散光反射干扰的影响,大大提高了信噪比。对DRAM深沟槽样品进行反射光谱图测试与实验研究,表明所述方法与系统能够提取出纳米级精度的深沟槽参数。该技术提供了一种无接触、非破坏、快速、低成本和高精度的深沟槽结构测量新途径,在集成电路制造过程中的在线监测与工艺控制方面具有广阔的应用前景。

摘要：随着大数据应用的涌现,计算机系统需要更大容量的内存以满足大数据处理的高时效性需求.新型非易失性存储器(non-volatile memory,NVM)结合传统动态随机存储器(dynamic random access memory,DRAM)组成的混合内存系统具有内存容量大、功耗低的优势,因而得到了广泛关注.大数据应用同时也面临着旁路转换缓冲器(translation lookaside buffer,TLB)缺失率过高的性能瓶颈.大页可以有效降低TLB缺失率,然而,在混合内存中支持大页面临着大页迁移开销过大的问题.因此,设计了一种支持大页和大容量缓存的层次化混合内存系统:DRAM和NVM分别使用4KB和2MB粒度的页面分别进行管理,同时在DRAM和NVM之间实现直接映射.设计了基于访存频率的DRAM缓存数据过滤机制,减轻了带宽压力.提出了基于内存实时信息的动态热度阈值调整策略,灵活适应应用访存特征的变化.实验显示:与使用大页的全NVM内存系统和缓存热页(caching hot page,CHOP)系统相比平均有69.9%和15.2%的性能提升,而与使用大页的全DRAM内存系统相比平均只有8.8%的性能差距.

摘要：随着传统存储器集成度的不断提高,每个存储单元的电子数目不断减少,并逐渐接近其极限。为了解决传统存储器件发展遇到的困难,利用碳纳米管之间范德瓦耳斯力,设计了一种基于碳纳米管的可读写的随机存储器,研究了系统的双稳性,讨论了存储器的优点和可行性,并认为系统具有良好存储效应所应满足的条件。

摘要：提出了一种采用逻辑工艺、访存速度优化、降低刷新功耗的动态随机存储器(DRAM),使其在嵌入式系统的设计与制造中易于与高性能逻辑电路融合.采用读写前置放大的高速读写方案,使DRAM读写速度得到了优化;采用紧凑式电荷转移刷新替代传统刷新方案,在降低了刷新功耗的同时,缩短了DRAM的刷新时间开销,提高了DRAM的数据可访问性.仿真结果表明:与传统方案相比,在3ns时钟周期下,存储器写操作时间为3ns,减少了23%;数据访问时间为1.8ns,减少了15%;在刷新模式下,灵敏放大器功耗降低了58%,同时刷新时间降低了43%.

摘要：传统计算机体系结构中主存由动态随机存取存储器(DRAM)构成,而DRAM的刷新功耗随容量的增大而急剧增大.为应对这一问题,业界开始关注新型非易失性存储器(NVM).NVM具有掉电后数据不会丢失、不需刷新的优势,然而它们仍然处于研究阶段,单颗芯片的容量和价格不足以媲美DRAM,距离大批量投入商用仍有一段距离,因此,DRAM和NVM的新型混合主存结构被认为是下一代主存.本文提出一种SignificanceAware Pages Allocation(SA-PA)混合主存设计方案,通过将关键页分配到DRAM中,非关键页分配到相变存储器(PCM)中,采用DRAM和PCM并行结构,并采用Reset-Speed技术提高PCM的写速度,从而实现在不过分降低系统性能的前提下降低系统功耗的目的.结果表明,本文提出的SA-PA混合主存结构使得系统功耗平均下降25.78%,而系统性能仅下降1.34%.