摘要：提出了一种基于∑-△调制(SDM)的单比特BP人工神经网络的硬件实现方法。设计了基于∑-△单比特信号的非线性立方根运算单元,并以此为激活函数单元构建了BP人工神经网络,网络中各神经元的输入输出均为基于∑-△调制的单比特信号。在此基础上实现S函数逼近和网络隐含层的非线性输出。同时采用低环路延时加法器、混合信号乘法器作为关键运算单元,减少了硬件消耗,提高了运算精度。最后在可编程门阵列(FPGA)上实现整个非线性BP人工神经网络,并通过函数逼近的实例验证了该网络的功能。

摘要：噪声雷达通过发射随机信号探测目标信息,具备低截获概率与良好的电子对抗性能,但随机信号引入的高距离旁瓣会严重影响系统动态范围。通常采用大时宽带宽积信号来降低噪声雷达的旁瓣水平,但会引起采样率和数据量的增加。单比特量化能够降低高速采样器件的难度,同时降低数据存储设备负担。文中设计并构建了单比特噪声雷达实验系统,介绍了系统方案与信号处理方法,开展了实际点目标的距离成像实验,并基于真实实验数据分析了时间宽度对距离旁瓣水平的影响。实验结果表明:对于大时宽带宽积的噪声雷达,通过采用单比特技术能够在保持动态范围不变的同时大幅降低数据量。

摘要：简要介绍了单比特瞬时测频接收机的原理,给出了应用于电子战接收机中的基于ECL电路单比特瞬时测频接收机的设计方案,在减小测频时间方面给出了快速测频算法的解决思路,通过信号测频算法的MATLAB仿真,对方案可行性进行了验证,仿真结果表明提出的设计方案可行,与传统电子站测频接收机相比,其具备结构尺寸小,测频精度高等优点。

摘要：单比特数字接收机是解决信号处理带宽和处理速度之间矛盾的一种折衷技术。主要介绍一个基于单比特ADC和FPGA的超宽带单比特数字接收机，描述了接收机的硬件设计、关键信号仿真和固件设计。测试结果表明，该接收机能适应2～6GHz频段内的瞬时测频功能，最大采样率为12Gsps，瞬时带宽可达4GHz。在电子战及宽带无线通信领域有很高的应用价值。

摘要：介绍了一款20 Gsps采样的单比特测频接收机,有效解决了信号处理带宽、处理速度与测频精度的矛盾,通过Matlab仿真验证了测频算法对不同载频的适应性。测试结果表明该接收机能够实现10 GHz带宽内信号的瞬时测频。在电子战、通信导航等领域具有重要的应用前景。

摘要：本文基于PZT传感器读出电路设计,先介绍Sigma-delta调制器的工作原理,其中选用单环三阶单比特调制器,再对调制器模块进行Matlab建模仿真,仿真结果显示能够达到16.40位的信噪比。最后在smic0.18um的工艺下,对调制器模块进行实际电路设计,信号带宽为1Khz,过采样率为128,时钟频率为256K下,仿真结果为16.38位的精度,证明了能够满足设计要求。

摘要：通过优化调制器噪声传递函数NTF的零极点，调整调制器的结构系数，得到性能优化的调制器系统结构。最后基于SIMULINK进行行为级建模、仿真，仿真结果显示，该调制器适用于转换精度16位，转换速率1．28MHz的D／A转换器。本设计过程可以应用于其它设计指标的调制器设计。

摘要：对高速4阶级联开关电容Sigma-Delta调制器结构的设计进行了分析,利用MATLAB SIMULIK工具搜寻了系统优化参数,并通过系统行为级仿真对实际高速电路中存在的运算放大器非理想因素(例如有限增益、有限单位增益带宽等)和开关热噪声(KT/C噪声)等因素对系统特性可能产生的影响进行了仿真计算,在此基础上得到了系统设计对实际电路模块参数特性的基本要求,为实际实现高阶Sigma-Delta系统打下了基础。仿真结果表明在考虑到各种实际因素的条件下,64MHz时钟32倍超采样条件下系统精度可以达到14bits。

摘要：随着移动设备应用和用例的不断增多,如何在不缩短电池续航时间的情况下增加存储设备的吞吐量是手机和平板电脑设计师面临的一个挑战。为了协助原始设备制造商战胜这一挑战,JEDEC制定了第四代低功耗双倍数据传输率（LPDDR4）DRAM标准。LPDDR4提供的带宽是LPDDR3的两倍（参见图1）。