摘要：半导体设计软件的全球领先企业Synopsys公司与上海宏力半导体制造有限公司日前宣布，Synopsys的专业服务部和宏力已经联合开发出了一个用于宏力的0．18微米的参考设计流程。这个RTLto—GDSII的设计流程建立在经Synopsys验证的Galaxy^TM设计和Discovery^TM验证平台的基础之上。最终用户可以通过下载预先验证的参考设计流程，迅速开始集成电路(IC)的设计和验证，

摘要：Synopsys公司与上海宏力半导体制造有限公司(Grace)近日宣布，Synopsys的专业服务部和宏力已经联合开发出了一个用于宏力的0．18微米的参考设计流程。这个RTL—to—GDSII的设计流程建立在经Synopsys验证的Galaxy设计和Discovery验证平台的基础之上。最终用户可以通过下载预先验证的参考设计流程．迅速开始IC的设计和验证．用户相信使用这个设计流程能够迅速达到预期的最优结果。该参考设计流程将很快由宏力推出。

摘要：电子设计自动化（EDA）软件工具厂商Synopsys与上海华虹NEC电子有限公司近日宣布，双方将携手开发应用于华虹NEC 0．18μm工艺的参考设计流程2．0版本。华虹NEC选择Synopsys作为其首选EDA供应商后，将充分利用Synopsys Professional Services开发基于Synopsys Galaxy设计平台和Discovery验证平台，以及华虹NEC I／O和标准单元库的完整RTL-to-GDSII参考设计流程。

摘要：Synopsys与上海华虹NEC电子有限公司日前宣布，双方将携手开发应用于华虹NEC0．18微米工艺的参考设计流程2．0。华虹NEC选择Synopsys作为其首选EDA供应商后，将充分利用Synopsys Professional Services开发基于Synoopsys Galaxy设计平台和Discovery验证平台，以及华虹NECI／O和标准单元库的完整RTL-to-GDSⅡ参考设计流程。

摘要：Cadence与UMC宣布，推出基于通用功率格式（CPF）的低功耗参考设计流程，面向UMC65纳米工艺。该参考流程让客户能够在使用UMC的低功耗套件时实现最佳的65纳米低功耗设计，该套件中包含了基于CPF的库和其他知识产权。

摘要：全球领先的电子设计自动化（EDA）软件工具领导厂商Synopsys与中国最先进的集成电路制造商之一上海华虹NEC电子有限公司于2006年10月13日宣布。双方将携手开发应用于华虹NEC 0．18μm工艺的参考设计流程2.0。华虹NEC选择Synopsys作为其首选EDA供应商后，将充分利用Synopsys Professional Services开发基于Synopsys Galaxy^TM设计平台和Discovery^TM验证平台，以及华虹NEC I／O和标准单元库的完整RTL—to—GDSII参考设计流程。