摘要：为了满足高速度、低功耗数字逻辑系统的应用需求,运用改进电路内部结构和优化选取器件参数的方法,设计了4种双极互补金属氧化物半导体集电极开路(BiCMOS OC)门,并且用它们构成了线与逻辑系统;藉助两个BiCMOS OC门线与系统推导出其上拉电阻RL的计算式;对所设计的4种BiCMOS OC门和一种传统的TTL OC门线与系统进行了仿真试验和硬件电路试验.长工验数据和分析结果表明,所设计的BiCMOS OC门线与系统的电源电压均可为2.6-4.0V,工作速度与TTL OC门线与系统相接近,在60 MHz测试条件下它们的功耗比TTL OC门减少4.77-5.68 mW,且它们的延迟-功耗积平均降低了45.5%.

摘要：设计了一种由3运放A1、A2和A3组成的BiCMOS频率/电压(F/V)转换器,其中A1、A2设计成共源-共源CMOS运放,而低通滤波器(LPF)中的A3采用BiCMOS运放。优选了整个F/V转换器的元器件参数,并采取了提速和降耗等措施。实验结果表明,所设计的转换器输入至LPF的脉冲信号频率f2与输入信号频率fi相等,且该转换器输出电压平均值Uo与fi成正比;它可在4 Hz≤fi≤10 kHz的范围内工作,其综合性能指标——延迟-功耗积约为1.09 nJ,转换线性度仅为1.7×10-2,因而特别适用于低功耗、高线性度的光纤通信和光电检测系统中。

摘要：基于IBM 0.18μm SiGe BiCMOS工艺设计,实现了光接收机模拟前端,电路整体结构包括差分共射跨阻放大器(TIA)、限幅放大器(LA)以及输出缓冲级(Buffer)。采用SiGe异质结双极晶体管(HBT)作为输入级的差分共射跨阻放大器大大地减小了输入电阻,更好地展宽了频带。仿真结果表明,在1.8V电源电压供电下,驱动50Ω电阻和10pF电容负载时光接收机前端跨阻增益为74.59dB,带宽为2.4GHz,功耗为39.6mW。在误码率为10-9、输入电流为50μA的条件下,光接收机前端电路实现了3Gb/s的数据传输速率。实测结果表明,光接收机的-3dB带宽为1.9GHz。芯片面积为910μm×420μm。

摘要：基于全差分结构提出一种高速BiCMOS运算跨导放大器,该放大器采用两级放大结构实现,可用于8位250 Msps流水线结构模数转换器的采样/保持电路中。电路使用0.35μmBiCMOS工艺实现,由3.3 V单电源供电,经优化设计后,实现了2.1 GHz的单位增益带宽,直流开环增益61 dB,相位裕度50°,功耗16 mW,输出摆幅达到2 V;在2 pF的负载电容下,建立时间小于0.6 ns,转换速率1 200 V/μs。该放大器完全符合设计要求的性能指标。

摘要：设计了几种BiCMOS三态输出门电路,提出了采用先进的0.5mm BiCMOS工艺,制备所设计的三态输出门的技术要点和器件参数,并分析了它们既具有双极型(Bipolar)门电路快速、大电流驱动能力,又具备CMOS逻辑门低压、低功耗和高集成度的特性,因而它们特别适用于高速缓冲数字信息系统和其它便携式数字设备中。

摘要：采用锗硅工艺设计了一款X波段多功能芯片,该芯片包括开关、低噪声放大器、驱动放大器、移相器和衰减器等功能电路。传统的微波多功能芯片通常采用砷化镓(GaAs)工艺实现,具有成本高、集成度低等缺点,该设计采用Si基工艺来实现,大大降低了芯片成本,同时提高了集成度。通过采用片内温度补偿、相位补偿和并联峰化等一系列技术,使其达到较好的温度特性、较小的衰减附加相移和宽带特性。测试结果表明:该多功能芯片工作频率8 GHz^12 GHz,均方根相位误差3°,衰减附加相移小于2.5°,接收增益10 dB,发射增益3 dB。芯片包含焊盘的尺寸约为12.6 mm^2。在性能和GaAs工艺多功能芯片相当的前提下,面积减小30%以上,成本可以大幅降低。

摘要：设计了一款恒流-恒压充电模式控制的锂离子电池充电器,当电池电压低于2.9 V时,充电器提供涓流充电模式;当电池电压高于2.9 V时,充电器提供恒流充电模式;当电池电压达到4.2 V时,实现恒压充电模式对充电器的控制,充电电流减小。对主要子模块的电路进行了详细的设计与仿真并进行了稳定性分析,均能够在不采用任何补偿的情况下保持稳定。电路采用CSMC公司的0.6μm B iCMOS工艺模型,基于Cadence仿真平台对电路进行了前仿真,仿真结果表明,在5 V电源电压下,涓流充电电流为50 mA,恒流充电电流为502 mA,最终电池电压为4.202 V。

摘要：为适应目前无线通信领域对高速A/D转换器的要求,采用在Cadence Spectre环境下进行仿真验证的方法,对高速A/D前端采样保持电路进行了研究。提出的高速采样保持电路(SH)采用SiGe BiCMOS工艺设计,该工艺提供了0.35μm的CMOS和46 GHzfT的SiGe HBT。基于BiCMOS开关射极跟随器(SEF)的SH,旨在比二极管桥SH消耗更少的电流和面积。在SH核心,电源电压3.3 V,功耗44 mW。在相干采样模式下,时钟频率为800 MHz时,其无杂波动态范围(SFDR)为-52.8 dB,总谐波失真(THD)为-50.4 dB,满足8 bit精度要求。结果显示设计的电路可以用于中精度、高速A/D转换器。

摘要：介绍了一种集成在BiCMOS工艺的p-i-n开关二极管的器件。它由在STI下面的n型赝埋层作为p-i-n的n区,锗硅npn异质结双极型晶体管的重掺杂外基区作为p-i-n的p区。同时新开发了穿过场氧的深接触孔工艺用于赝埋层的直接引出,并采用p-i-n注入用于对i区进行轻掺杂。借助半导体工艺与器件仿真软件,得到了有源区尺寸、赝埋层到有源区的距离、p-i-n注入条件等关键工艺参数对p-i-n性能的影响。最后优化设计的p-i-n二极管,其在2.4 GHz频率下的指标参数,如插入损耗为-0.56 dB,隔离度为-22.26 dB,击穿电压大于15 V,它达到了WiFi电路中的开关器件的性能要求。

摘要：在对传统CMOS锁存比较器分析的基础上,设计了一种可自校正失调电压的BiCMOS锁存比较器,它既具有双极型电路快速、输入失调电压低和大电流驱动能力,又具备CMOS电路低功耗和高集成度的特性,因而它们特别适用于高速缓冲数字信息系统和其它便携式数字设备。