摘要：为获得高频率、高精度、高稳定度和易集成的电流模式正弦振荡器,以基本RC网络的带通、低通特性为基础,利用2个AOA设计了双环路电流模式正弦振荡器,该电路的振荡频率大于200MHz,振荡幅度与振荡频率可独立调节,振荡频率取决于电阻比,因而输出频率精度高。两AOA输入端"虚地",较少受寄生电容的影响,因而频率稳定性高。一电容接地,另一电容"虚地",电路易集成。此外,电路的频谱选择性较好。计算机仿真证明该滤波器正确有效。

摘要：为获得高频率、高精度、高稳定度和易集成的电流模式正弦振荡器,以基本RC网络的带通、低通特性为基础,利用3个CCⅡ设计双环路电流模式正弦振荡器,该电路的振荡频率大于2 MHz.振荡幅度与振荡频率可独立调节,振荡频率取决于电阻比,因而输出频率的精度高、稳定度高.一电容接地,另一电容"虚地",电路易集成.电路的频谱选择性较好.计算机仿真结果证明该滤波器正确有效.

摘要：基于电流环振结构 ,同时应用了负延迟前接机制 ,实现了一种新型的双环路电流型压控振荡器结构 ,不仅提高了压控振荡器的振荡频率 ,而且也优化了噪声特性 .设计采用 1.2μm上海贝岭 Bsim CMOS工艺参数 ,利用 Ca-dence Spectre工具仿真 .仿真结果表明 ,新结构与其他结构相比在频率特性上有近 2 0 0 MHz的提高 ,噪声特性方面则有明显改进 ,偏移中心频率 10 0 k Hz处的相位噪声为 - 75 dbc/

摘要：基于SMIC 65nm CMOS RF工艺库,设计了一款低噪声差分型双环路压控振荡器。针对振荡器中的延迟单元,引入PMOS交叉耦合正反馈技术,以提高输出波形的摆幅;采用Maneatis负载结构,改善输出波形的对称性;利用次级延迟环路输入MOS管的开关作用,减小振荡周期中PMOS管的沟道热噪声对输出节点的影响,以提高相位噪声性能。后仿真结果表明,在1.2V电源电压下,可控电压调节范围为0.1-0.7V时,输出频率调谐范围为3.8-1.63GHz,在振荡频率为3.8GHz处的相位噪声为-100.4dBc/Hz@1 MHz,在1.63GHz处的相位噪声为-103.5dBc/Hz@1 MHz,功耗为13.2mW。

摘要：基于Widlar基准与Kuijk基准相结合的思想,独创性地提出了一种双环路控制的带隙基准源,加快了负载瞬态响应的速度,将负载瞬态响应时间有效控制在3μs之内。为了减小功耗及简化零极点补偿网络,设计了一种单级高增益运放,并引入一种新的频率补偿方式,保证了基准环路的稳定性。为了克服Widlar基准固有的PSRR较低的缺点,设计了一种电压预调整结构,电源抑制比分别达到-92.5dB@DC,-61dB@1 MHz。

摘要：在FPGA芯片的发展中,为实现FPGA强大的功能和性能,在FPGA芯片上内置灵活、性能良好的锁相环来进行时钟管理。基于上述需求设计了一款应用于FPGA中的锁相环电路,该电路主体结构采用的是数模混合的三阶电荷泵锁相环电路,通过采用双环路和动态调节CP输出电流的电路结构扩大了输出时钟的频率输出范围、降低相位噪声、缩短PLL锁定时间,设计出的芯片功能和性能有了明显提高。

摘要：为了实现对高阶二进制偏移载波(BOC)信号的无模糊和抗多径接收,将码相关参考波形的闸波设计思路应用于GNSS双载波环路接收方法的副载波锁相环。在副载波锁相环中引入设计的闸波参与信号的相干积分过程,使双载波环法具备抗多径性能且不需要额外引入相关器。对该设计方法的理论和具体实现进行阐述和分析,从副载波多径误差包络和跟踪精度两方面对改进的双载波环路方法性能进行评估。仿真结果显示,采用的算法与双载波环路法相比,可以降低BOC(1,1)信号81.1%的副载波多径误差包络面积以及BOC(14,2)信号75.1%的副载波多径误差包络面积。但是,改进的双载波环路法会带来-6 dB的相干积分后载噪比损失,降低跟踪精度。因此,在闸波参数设计上,需要谨慎选择以平衡算法的多径抑制和跟踪精度性能。综合来看,该方法适用于解决非弱信号条件下及多径环境下的高阶BOC信号接收问题。

摘要：设计了一个用于 1 0 Mb/ s和 1 0 0 Mb/ s以太网的时钟数据恢复电路 ,采用双环路结构 ,增加了系统的稳定性。电路各组成部分的设计进一步增强了锁相环工作的稳定性。电路行为级仿真采用 Mentor的 ADMS,电路级设计采用 Chartered0 .2 5 μm

摘要：为满足多负载供电应用下大电流输出与快速瞬态响应要求,同时降低外围组件的成本,提出一种具有300 mA电流输出能力的、无片外电容型低压差线性稳压器(LDO)。采用主极点频率补偿技术,将主极点位置移至稳压器内部,克服了传统LDO的频率稳定性对片外电容的依赖。稳压环路采用了双环路控制结构,即由四级放大电路构成的高增益主环路,保证了输出电压的精度要求;由高速共栅放大电路构成的快速瞬态响应环路,实现了对输出电压的快速响应。电路基于5 V 0.35μm CMOS工艺设计并流片。仿真及测试结果表明,负载电流为0~300 mA、输出电容0~100 nF的条件下,输出稳定无自激振荡;在无外接电容的情况下,当负载在1μs内从0 mA到300 mA之间跳变时,下冲与上冲电压仅分别为67 mV和72.5 mV。

摘要：【目的】设计一款能满足DC-DC电源管理芯片宽输入电压范围需求,且能驱动片外功率MOS管的高瞬态响应低压差线性稳压器(LDO)。【方法】采用带高压管的共源共栅(Cascode)电流镜来完成对LDO的设计,使用带源极跟随器的Ahuja补偿结构,并采用双环路结构。【结果】该设计可满足系统的宽输入电压范围,能有效解决负载变化和片外开关管栅极大电容引起的频率稳定性问题,使LDO在全负载范围内保持稳定,确保系统的瞬态响应及负载调整率。【结论】基于华虹0.35μm BCD工艺来完成相关电路设计,电路的输入电压范围为3~24 V、输出电流范围0~250 mA。在500 kHz的开关频率下,输出下冲电压为22.9 mV、稳定时间为3.15μs,输出上冲电压为13.0 mV、稳定时间为2.96μs,负载调整率为60μV/mA。