摘要：为了满足片上系统对模数转换器的低功耗和高性能的要求,设计并实现了一种1.2V7位125MS/s双采样流水线模数转换器.该模数转换器采用了一种新的运算放大器共享技术以及相应的时序关系,从而消除了采样时序失配问题,并减小了整个模数转换器的功耗和面积.该模数转换器采用0.13μm CMOS工艺实现,测试结果表明,该模数转换器的最大信噪失真比为43.38dB,有效位数为6.8位.在电源电压为1.2V、采样速率为125MS/s时,该模数转换器的功耗仅为10.8mW.

摘要：CMOS折叠预处理电路的带宽和失调是限制折叠内插式ADC的动态和静态特性的主要原因之一。所设计的ADC采用一种双采样保持电路降低了对折叠器的带宽要求,获得了优良的动态特性;提出一种改进结构的全平衡折叠电路,降低了折叠器本身的失调,同时改善了ADC的静态和动态特性。仿真结果表明:在输入信号频率74.1MHz、采样频率150M时SNDR为37.2dB;INL、DNL分别为0.5/0.6LSB。芯片采用1stSilicon0.25μmCMOS工艺流片,并用于10/100Base-TPHY芯片中,测试结果表明,该ADC能正常工作,功耗为135mW,芯片有效面积0.4mm2。

摘要：介绍了一种可以进行双采样的10位50 MS/s采样保持电路。该电路采用SMIC 0.25μm标准数字CMOS工艺进行设计。基于BSIM3V3 Spice模型,采用Hspice对整个电路进行了仿真。结果表明,电路在工作于50 MS/s、输入信号频率为25 MHz时,输出信号的SNDR为62.1dB,整个电路的功耗仅为8.41 mW。

摘要：基于双采样和电荷守恒原理 ,并为实现从s到z域准确的双线性变换 ,本文提出了一种新颖的开关电容基本组态 ,进而组构了五阶椭圆低通滤波器 .该滤波器应用典型 0 .34μm/ 3.3V硅CMOS工艺模型进行设计仿真 ,获得了 80MHz采样率、1 7.8MHz截止频率、0 .0 5 2dB最大通带纹波、4 2 .1dB最小阻带衰减和 74mW静态功耗的模拟测试结果 .同时 ,该双采样拓扑结构突破了滤波器受运放单位增益带宽和转换速率的传统约束 ,有效地改善了其高频应用性能 .这一结构已经应用于 1

摘要：应用改进的双采样技术设计了一个标准CMOS模拟工艺下、采样率为80MHz的采样保持电路.应用单一时钟控制采样以消除两相采样的不匹配;采用时钟控制的双输入端运放以消除存储效应并消除大部分失调;采用栅压自举的采样开关以减小非线性失真.仿真结果表明,在2.5V电源电压下,当输入信号频率为37MHz时,采样保持电路可获得11bit的精度,消耗13mW的功耗.

摘要：介绍一种能改进其成像效果的CDS双采样电路,并通过Cadence仿真软件模拟其工作过程,验证功能电路的正确性。该方案较之传统的双采样电路结构简单,容易实现,能有效避免电路失配引入的噪声。

摘要：为了满足So C系统对低功耗和高性能模数转换器ADC的需求,文中设计了一种双采样1.2 V 7位125 Mb/s流水线模数转换器。该双采样流水线模数转换器是由两个转换通道组成,两个转换通道之间采用时钟交织技术。为了减小整个模数转换器的功耗和面积,同时消除采样时序失配问题,文中提出了一种在两个通道之间共用运算放大器的电路结构以及相应的工作时序关系。该模数转换器采用0.13-μm CMOS 1p8m工艺实现。仿真结果表明,该模数转换器的最大SNDR为43.38 d B,有效位数ENOB为6.8位。在电源电压为1.2 V,采样速率为125 Mb/s时,该模数转换器的功耗为10.8 m W。

摘要：设计了一种离散时间型24位Σ-ΔA/D转换器。该A/D转换器基于级联噪声整形(MASH)结构设计,整个转换器由前置可编程增益放大器、级联调制器和数字抽取滤波器等模块组成。该A/D转换器采用标准0.18μm CMOS工艺实现,版图总面积为6 mm^(2)。测试结果表明,在16 kS/s输出数据速率下,该A/D转换器的信噪比为106 dB,无杂散动态范围为110 dB,功耗仅为20 mW。

摘要：提出一种新型的应用于数字中频接收机的开关电容带通ΔΣ调制器架构,该架构基于前馈结构,利用双采样可调谐谐振器,噪声耦合技术和4比特量化器,使调制器在GSM,WCDMA和TD-SCDMA标准下都能达到高的信噪比和动态范围,3个标准的带宽分别为200kHz,5MHz和1.6MHz.后仿结果显示,在0.13μm工艺下GSM/WCDMA/TD-SCDMA的信号噪声失真比分别为84.73/59.89/65.24dB,动态范围的仿真结果分别为87,72和82dB.电路的采样频率为100MHz,工作电压为1.2V,总功耗为16.1mW.

摘要：针对CMOS有源像素传感器,提出一种降低固定模式噪声(FPN)的列读出电路。通过对普通列读出电路进行改进,在双采样电路基础上,增加了失调电压补偿过程。数学分析和电路模拟结果表明双采样技术可以消除像素内产生的固定模式噪声,采用失调电压补偿技术可以将运算放大器带来的列FPN从毫伏级降为微伏级。该电路已应用于640×480CMOS图像传感器中,满足低功耗(16.5μW)和窄列宽(8μm)的要求,并在CHRT0.35μm工艺下成功流片,测试结果表明电路可将固定模式噪声降低到1mV以下,有效改善电路性能。