摘要：研究基于dds(直接数字频率合成)的任意波信号产生的机理,在FPGA内嵌SOPC,配置了32位的软微处理器NiosII,利用FPGA实现双dds的相位累加器,通过数字方法直接实现任意波形的各种频率调制。分析了高速相位累加器截断误差,幅度量化误差和D/A非线性引起的杂散分量产生的原因。推导出dds相位噪声模型,针对信号的频谱成份设计了高阶低通滤波器对输出信号滤波。结合NiosII,设计硬件电路对输出信号进行幅频校正,保证了信号幅值的稳定输出及实际显示数值的一致性。测试表明,信号波形发生器能输出稳定、高带宽、高速度、高精度、低衰减的任意波形,三角波的输出频率大于1MHz,输出信号幅度峰峰值在50mV～20V范围内以10mV的步进调节。

摘要：针对dds(直接数字频率合成)电路的运算速度受相位累加器的累加速度和ROM读取速度的约束问题,采用多路并行和流水线相结合的方法改进了dds电路的结构,有效地扩展了dds电路的输出带宽。通过在FPGA内设计基于双dds电路结构的信号发生器,用数字的方法直接实现了标准波形和各种调制波形的双通道输出。该方案结构简单,控制灵活,实验测试结果表明,该信号发生器能输出稳定、高带宽、高速度、高精度的信号波形。

摘要：精度高、易实现、相对经济的电压暂态信号发生器对于工程应用中研究电压暂态检测算法有着重要作用。文中介绍了一种基于波形信号发生器加线性功率放大器的电压暂态发生器的设计方案。通过对传统的设计方法进行改造,设计了双dds结构的波形发生器,并提出了在线分段幅值校准思想,可产生叠加谐波、相位跳变等特定情况的暂态测试信号。通过实验实测分析,所研制的样机产生的电压暂降测试信号,其幅值、持续时间和相位等性能指标可校准检定国家标准中A级电压暂降测量仪器。