摘要：在高精度平板显示系统中 ,传统的界面将液晶显示控制器直接与平板图像控制器连接。由于信号的并行满摆幅传输 ,该界面不能解决强电磁干扰及高功耗等问题。给出了一种基于ANSI/TIA/EIA - 6 44标准的低压差分信号 (LVDS)数据发送系统 ,以解决传统数字视频界面的瓶颈问题。该系统采用 0 18μmCMOS工艺进行设计。高速、较少的并行传输线及低电压摆幅等系统特性实现了高速、低功耗、低电磁干扰 ,单通道数据传输率 784Mb/s ,总数据传输率达 392Mb/s的高速数字视频信号的传输。满足了SVGA、XGA、SXGA等显示模式分辨率的要求。该数据发送器采用HSPICE仿真器在各种PVT情况下做了仿真 ,结果表明 ,系统的各项指标满足上述标准 ,部分参数优于标准的要求。

摘要：介绍了一种采用深亚微米 CMOS工艺实现单片集成发送器的设计 .它适用于 IEEE 80 2 .3ae多通道 1 0 Gbps以太网接口 (Ethernet) .发送器主要由时钟发生器、多路选择器、占空比调整电路和片内阻抗匹配的线驱动器组成 .为了提高传输速率发送器采用多相时钟结构 ,并且针对该种结构对发送器的功耗进行了系统优化 .文中设计的电路采用 0 .1 8μm工艺仿真 ,总体功耗为 95 m W,线驱动器差分输出幅度为 1 6 0 0 m V ,发送器的系统抖动为 5 0

摘要：本文设计了一种5V、0.6μm BiCMOS工艺的串行数据发送芯片,芯片包括用于时钟产生的锁相环、串并转换器、编码结构。由于是混合信号设计,所以采用了许多特殊结构以减小噪声耦合。本芯片的最大工作频率是400MHz,采用5V单电源,最大功耗不超过400mW。

摘要：提出了一种应用于高速串行链路中的基于二阶预加重和阻抗校正技术的6 Gbit/s低功耗低抖动电压模(VM)发送器。在综合分析阻抗、供电电流和输出驱动器预加重等因素影响的基础上,采用了多种技术来提高发送器的信号完整性,主要包括:设计了一种阻抗校正电路(ICU)以保证50Ω的输出阻抗并抑制信号反射,提出了一种自偏置稳压器用来稳定电源电压,同时设计了一种信号边沿驱动器用以加速信号的转换时间。最终,整个发送器在65 nm CMOS工艺平台进行设计。后仿真结果表明,发送器工作在6 Gbit/s时,远端输出眼图高度大于800 m V,均方根抖动小于2.70 ps。发送器的功耗为16.1 m A,占用面积仅为370μm×230μm。

摘要：介绍了一种采用深亚微米 CMOS工艺实现的单片集成发送器的设计 .该发送器适用于高速串行硬盘接口 ,主要由时钟发生器、并串转换电路和片内阻抗匹配的线驱动器三大模块组成 .发送器采用 0 .18μm六层金属单层多晶N阱 CMOS工艺实现 ,芯片面积 1.3mm× 0 .78mm .测试结果表明时钟发生器可工作在 1.5 GHz的频率下 ,数据可以正常发送 .发送器总体功耗为 95 m W,输出共模电平 2 70 m V ,单端输出幅度 2 70 m V.

摘要：基于SMIC 65-nm CMOS工艺设计了一种40Gb/s低功耗四级脉冲幅度调制(PAM4)发送器。设计中的预加重抽头只在输出信号电平转换后紧跟的单位时间间隔内才向输出节点注入电流。当输出信号不进行电平转换时,电流不流经预加重抽头,解决了现有预加重结构浪费功耗的问题。预加重抽头采用了一种新型的基于可开关电流源的低电压差分信号(LVDS)驱动单元,使得电路可以在高速下消除功耗浪费。电路采用了PAM4调制,降低了带宽的要求。仿真中使用的信道在20GHz的损耗为20.2dB。结果表明,经过预加重,接收端的信号的眼图高度120mV,眼图宽度为30ps。40Gb/s发送器电路的功耗为36mW,能效为0.9pJ/b。

摘要：从对计算机光互连的实用要求出发，实现了用集成化的发送器和接收器经光纤连接器组成收发对后，能很好地在４×４多处理机系统内用光互连代替电互连。着重探讨了发送器和接收器的结构、设计，以及工艺改进途径，对互连器件的配套选择、性能测试作了一定工作，使之能方便使用。

摘要：介绍了一种用于802.11b无线局域网的高线性度射频前端发送器的设计与实现。该发送器采用直接转换结构,从而最大程度地减小了所需的片外和片上元件。电路采用0.18μmCMOS工艺实现。发送器包括两个低通滤波器、一个单边带混频器、一个功率预放大器和一个产生正交本振信号的除2分频器。发送器能够以3 dB一级提供12 dB的增益控制,输出1 dB压缩点为7.7 dBm,正常输出功率为2 dBm。整个发送器工作时消耗电流40 mA,工作电压1.8 V,芯片面积(不包括焊盘)为1.8 mm×1.5 mm。

摘要：本文提出了一种新型的适用于 USB2.0 高速模式下(480Mb/s 的数据传送率)的发送器电路。发送器主要由前置驱动电路和主驱动电路组成。前置驱动电路和主驱动电路分别由 8 级延迟单元和 8 级驱动单元组成。通过控制延迟单元的延迟时间和改变电路级数,可控制输出数据信号特性。电路设计基于 TSMC 的 CMOS 0.25μm 混合信号模型。电路仿真表明输出信号速率达到 480Mb/s,并且高低电平幅值和上升下降时间符合 USB2.0 协议要求。

摘要：随着电子技术的发展,电子设备的集成度越来越高,对元器件散热和抗恶劣环境的要求也越来越高.通过对发送器产品散热结构优化设计,提出发送器散热设计总体解决方案,理论仿真与实际测试表明优化后的散热器散热效果良好,可满足应用要求.