摘要：通用微处理器是现代信息产业中的核心技术之一 ,它可以广泛应用到国民经济的方方面面 .本文针对超深亚微米通用微处理器中的多级TLB设计开展研究 .通过踪迹驱动仿真 ,对不同的TLB架构进行了大量的分析比较 ,在分析了失效率、尺寸和设计复杂度等因素后 ,进一步参考北大众志 86 3系统芯片的实际运行技术参数 ,引入到仿真结果中进行了实际性能分析和计算 ,得出了指导性的结论 .对于性能相近的同类微处理器设计也具有较好的借鉴意义 .

摘要：TLB(Translation Look-Aside Buffer,变换旁视缓冲器)是存储管理单元中完成访存地址转换的核心。但研究发现TLB工作时可以消耗微处理器芯片约17%的功耗。因此,TLB低功耗设计已经引起研究者的重视。通过对经典基准测试集程序访存行为的详细分析和仿真可知,在页面非连续访问时,页面间隔统计参数能够很好地指导TLB的低功耗设计。从这一角度出发,提出了低功耗的TLB设计方法。实验结果显示,改进后的TLB片上功耗明显降低。