摘要：设计了应用于全球定位系统（GPS）1．2GHz频率综合器中的可编程分频器。该分频器可实现600-700范围的分频比，并利用改进的均匀分频算法使分频输出波形的占空比更加理想。设计采用SMIC 0．18μm CMOS工艺标准单元的半定制设计方法，按照标准数字集成电路设计流程进行设计，包括Verilog代码编写、逻辑综合、版图规划、布局布线、后端时序仿真分析等过程。该可编程分频器模块已采用SMIC 0．18μm CMOS工艺进行流片，核心芯片面积为115μm×115μm。测试结果表明，通过控制芯片预置逻辑，分频器能与控制端口相匹配，完成分频功能，实现了预期结果。

摘要：可编程分频器是PLL频率综合器中的重要单元,用标准单元方法实现了一种适用于数字电视地面广播(DVB-T)接收机的PLL频率综合器的可编程分频器.结合双模分频器,所设计的分频器可实现926～1387之间的整数分频.除了传统的逻辑综合、版图规划、布局布线等标准单元设计流程,所设计流程中还考虑了前端设计和后端设计之间的信息交互.通过将后端信息返标到前端设计工具,生成了用户定义的线负载模型,该模型比缺省的模型更接近实际情况.该可编程分频器采用ARTISANTSMC0.18μm CMOS标准单元库设计并流片,芯片面积为675μm×475μm,1.8V电压下的功耗为2mW.测试结果表明芯片工作正确,能够完成精确的分频比.

摘要：设计实现了一种应用于IEEE802．11a收发信机的PLL频率综合器中的可编程分频器．介绍了逻辑综合、版图规划、布局布线等VLSI设计流程的关键步骤，通过将后端信息返标到前端设计工具，生成自定义线负载模型，优化了深亚微米工艺下的设计流程．可编程分频器采用Artisan TSMC0．18μm CMOS标准单元库设计并流片．芯片内核面积为1360．5μm^2，可工作在100～200MHz的频率范围．测试结果表明芯片能够完成精确的分频比．

摘要：设计了一种基于双模预分频的宽范围可编程分频器。对预分频器的逻辑电路进行了改进,提高了最高工作频率,同时,引入输入缓冲级,增加了低频时分频器的输入敏感性。基于Chartered 0.25μm厚栅CMOS工艺,在SpectreRF中仿真,分频器可在50MHz～2.2GHz频率范围正常工作。流片测试结果表明,该分频器可正常工作在作为数字电视调谐芯片本振源的PLL中,对80～900MHz的VCO输出信号,实现256～32767连续分频。

摘要：介绍了一种由多级2/3分频单元级联的可编程分频器,可应用于扇出缓冲器的通道中。分频器采用0.18μm BiCMOS工艺实现。分频器的电源电压为3.3 V,分频比支持1、3、5以及4~4094的所有偶数分频,且所有分频输出信号的占空比为50%。

摘要：介绍了一种应用于802.11b的频率合成器中的可编程分频器.采用级联的异步2分频电路配合相位开关技术,消除了在2.4GHz的高频下分频比改变时产生的毛刺.通过检查初始相位特征信号,解决了由相位开关技术产生的初始相位不确定性问题.仿真结果表明,电路具有很好的稳定性,解决了频率合成器的速度瓶颈;把预分频器调节到合适的直流电平上,可以降低整个电路的功耗.另外,这种除法器有较大的分频比范围,能够应用于不同的设计.

摘要：采用标准0.18μm CMOS工艺,提出了一种高集成度可编程分频器。该电路所采用技术的新颖之处在于:基于基本分频单元的特殊结构,对除2/除3单元级联式可编程分频器的关键模块进行改进,将普通的CML型锁存器集成为包含与门的锁存器,从而大大提高了电路的集成度,有效地降低了电路功耗,提升了整体电路速度,并使版图更紧凑。仿真结果表明,在1.8 V电压、输入频率Fin=1 GHz的情况下,可实现任意整数且步长为1的分频比,相位噪声为-173.1 dBc/Hz@1 MHz,电路功耗仅为9 mW。

摘要：介绍了一种可扩展分频比范围的射频可编程分频器,该电路包括输入放大器、前置2分频电路、4级除2/除3分频单元和15位可编程计数器。该分频器应用于频率合成器中,采用0.35μm BiCMOS工艺实现,电源电压3.3V,电源电流80mA。射频输入12GHz时灵敏度-10~10dBm。分频比从16到219-1可调。

摘要：本文通过对CMOS可编程分频器原理的分析与研究,提出了一种新的可实现任意分频的可编程分频器结构,这种结构大大提高了可编程分频器的输入带宽,同时功耗不大,抗干扰能力强,可适用于锁相环、频率综合器的设计中。该设计在宏力CMOS0.18um工艺下通过仿真和验证,输入频率可以达到3.3GHz。

摘要：提出了用射频CML技术设计的2/3分频单元。基于2/3分频单元,使用0.35μm SiGeBiCMOS工艺,实现了射频可编程N分频器。验证结果表明,电路可在GHz频率下正常工作,具有相噪低、功耗小等特点。在3GHz射频输入信号频率下,频偏100kHz的输出相位噪声为-143dBc/Hz。电路消耗的总电流仅为4mA(3V单电源电压),功耗仅为12mW。