摘要：可配置、可扩展处理器可以让开发人员根据目标算法对处理器进行修改优化。设计者可以增加专用的、可变宽度寄存器,增加专用执行单元和宽的数据总线等,从而为特定的算法达到最佳的处理器配置。可配置处理器具有开发周期短、灵活性强、处理速度快等优点。

摘要：针对可配置处理器特点提出一个基于模块化分层设计的调试器架构。该调试器架构具有较好的可复用性和可扩展性,易于移植到其他处理器。本文提出与具体目标机解耦的调试器设计方法,采用具有统一服务接口的目标调试层与具体目标机交互,使用XML格式文件存储目标机信息,通过目标机信息查询模块获取目标机信息。经工程实践表明,本调试器对可配置处理器支持良好。

摘要：美国Tensilica(泰思立达)公司宣布设在北京的中国办事处正式开业.Tensilica总裁兼首席执行官Chris Rowen表示,目前中国的消费电子和网络产品市场正在飞速发展,而SoC正成为IC设计新兴企业的市场切入点,同时也会给Tensilica产品在中国应用带来巨大的商机.

摘要：针对GSM/TD-SCDMA双模系统的信道估计问题,设计一个32/128点可配置的FFT/IFFT处理器。采用一种新的4路MRMDF结构同时处理4路信号,并支持4路多输入多输出系统。仿真结果表明,该处理器能以较少的硬件消耗使数据吞吐率提高4倍,在110 MHz的时钟下,功耗仅为46.8 mW。

摘要：在可配置处理器的定制指令设计过程中，需要提取热点代码数据流图的凸连通子图．为实现子图的快速枚举，对有向无环图内的凸子图特性进行了研究．根据凸子图特性和节点邻接关系，提出了一种AS（adjacent search）算法用于枚举有向无环图内满足I／O端口约束的凸连通子图．实验数据显示，AS算法比现有算法具有更高的效率，加速比可达10～1000X．当现有算法因数据流图规模较大而失效时，应用AS算法仍能成功完成子图枚举．

摘要：针对需要高性能处理和低功耗的各种应用(识别、推理、测量、控制和安全),开发了一种多核片上系统(System-on-Chip,SoC)。该SoC集成了3种可综合的处理器:8个CPU(M32R)、2个多组矩阵处理器(Multi-Bank Matrix processors,MBMX)和1个控制器(M32C)。这些处理器分别以1 GHz、500 MHz和500 MHz的频率运行,这3种处理器通过高带宽多层系统总线在芯片上相互连接,8个CPU通过缓存一致性机制连接到一个公共流水线总线上。此外,8个CPU共享1个512 KB的L2缓存以减少内部总线流量,采用了一种具有2读1写计算和后台I/O操作功能的多组矩阵处理器,1 GHz的CPU通过延迟管理网络实现,该网络包括可以适用于任何应用或工艺技术的延迟监视器。可配置异构架构具有9个CPU和2个矩阵处理器,可以将功耗降低45%。

摘要：针对中值滤波算法速度慢的缺点,设计了一款基于传输触发架构的专用处理器,使得中值滤波的速度得到了大幅度的提升。其中数据存取单元采用二维寻址方式,与通用处理器相比,寻址时减少了加法指令和乘法指令的使用,提高了数据存取速度;设计了专用排序功能单元,与通用处理器相比减少了比较和跳转指令的使用。仿真和验证结果表明,在图像中值滤波处理中,该处理器比传统RISC架构通用处理器的效率有较大的提高。

摘要：提出将线性扫描算法用于传输触发体系结构(TTA)编译器的后端优化设计中,实现全局寄存器分配。线性扫描算法的应用使TTA编译器具有生成目标代码质量高、算法的时间和空间复杂度低、易于实现等优点。实验结果表明,该算法在寄存器数目相同,且有大量的变量竞争时具有明显优势。

摘要：针对传统固定指令集处理器的汇编器开发周期长、无法及时适应可配置处理器指令集需求变化的问题,提出一种基于用户描述的可配置汇编器的设计和实现方法,高度抽象汇编器中依赖指令集的部分,通过对指令集高层次描述,快速将指令集的变化映射到汇编器源代码上。实验结果表明,该方法可降低汇编器50%左右的开发工作。

摘要：为提高嵌入式处理器对计算密集型应用的处理能力,并增强定制指令的适应性,提出一种面向多任务的定制指令模式自动化提取方法。该方法以目标应用的热点代码数据流图集合作为分析对象,通过流图频率加权的方式实现目标任务的优先级调整,并挖掘隐藏于任务程序热点中的频繁计算模式作为定制指令模式。安全加密和媒体处理优化实例结果表明,该方法可提高定制指令的适应性和利用率,其优化效果优于传统独立设计方式。