摘要：为了满足不同平台的需求,简化同步动态随机存储器(SDRAM)的控制器,采用现场可编程门阵列(FPGA)方法,给出一种SDRAM控制器设计方案。引入的仲裁机制可以用Verilog硬件描述语言编写,灵活性强,只需加以简单修改即可满足不同需求。仿真结果表明,采用基于FPGA设计的SDRAM控制器能很好完成规定读写操作。

摘要：为了实现不同速率数据链路通信的相互转换,提出了一种利用现场可编程门序列(FPGA)设计并实现可对同步动态随机存储器(SDRAM)进行数据缓存并高速读写的控制器.该控制器采取状态机和令牌环机制,通过对SDRAM操作,实现了双向4路的跨时钟域的匹配.该控制器适用于任意长度的以太网帧和其他类型的数据相互转换.

摘要：研究了基于FPGA控制的SDRAMModule在移动通信的MIMO技术实验系统中的应用,主要介绍了MIMO实验系统硬件平台、SDRAM的特点及其控制器软核的VHDL设计,以及USB2.0方式的数据传输。通过对页面读写、突发读写、集总和定时刷新等工作方式的灵活运用,很好地解决了MIMO无线通信中的海量数据高速缓冲问题。经MIMO实验系统验证表明,SDRAM控制器的数据缓冲方案高效可行,适用性突出。

摘要：介绍了一种基于 PCI总线的高速大容量数据采集卡的设计原理与实现。该采集卡由预处理电路、A/D转换器、同步动态随机存储器 (SDRAM)、高频时钟发生器、集成于 FPGA芯片的 PCI接口控制器和 SDRAM控制器组成。它通过 PCI总线接口与计算机连接 ,可完成 40 0 MHz/s实时数据采集、5 1 2 MB实时数据存储。

摘要：在分析了同步动态随机存储器(SDRAM)的存储原理之后,针对大面阵CCD图像实时显示系统中的数据缓存问题,应用参数化设计思想,采用VHDL硬件描述语言在Xilinx公司的ISE开发环境下设计了一种较为通用的、接口简单的SDRAM控制器,并成功运用在大面阵CCD图像实时显示系统中,很好地完成了图像的存取任务。

摘要：介绍SDRAM的主要控制信号和基本命令时序,提出一种应用于解复用的支持多路读写的SDRAM接口设计,为需要大容量存储器的电路设计提供了新思路。

摘要：通过分析地面数字电视广播单频网调制器的同步工作原理,介绍了如何利用SDRAM实现单频网调制器的延时同步功能,并重点论述了SDRAM控制器的设计.该设计基于FPGA,采用Verilog HDL硬件描述语言进行编程实现,具有较好的通用性,可适用于其它需要大容量缓存的应用场合.

摘要：为适应高数据吞吐速率的应用场合,在分析同步动态随机存储器(SDRAM)控制器工作原理的基础上,研究支持高数据处理效率可连续读写操作的存储控制算法。利用现场可编程门阵列设计SDRAM嵌入式存储控制器,采用CMD命令形式,根据猝发长度分配连续读写延时,通过数据通道控制与读写操作协同工作提高数据处理效率。测试结果表明,该控制器运行频率高于100 MHz,数据处理效率大于95%,适用于视频采集数据缓存及大型LED显示控制中。

摘要：在EOS(EthernetoverSDH)应用设计中,以太网侧收到的媒体访问控制(MAC)帧要先存储再由成帧器将数据取走。文章介绍了其实现过程,采用同步动态随机存储器(SDRAM)作为片外的存储器,利用SDRAM的特征,发挥其高速、大容量的优点,可确保专用集成电路(ASIC)芯片上缓存面积减少,并可将以太网数据准确映射到SDH传送网中。该设计已在现场可编程门阵列(FPGA)上得到验证,并通过网络分析仪进行了测试。

摘要：提出了一种基于FPGA的TFT-LCD控制器设计方案,通过片外增加显示存储器SDRAM,以及用于储存多种字库和图片的FLASH芯片,片内嵌入精简指令集和图形加速引擎的方法,增强在文字和图形控制上的灵活性。在系统模块层次划分的基础上,利用Verilog硬件描述语言对各模块进行描述和设计,并在Xilinx的XC3S500E上加以实现。测试结果表明,该系统可支持分辨率最大为800×600的TFT-LCD显示屏,刷新频率达到60 Hz,并支持图文混排显示等功能。