摘要：提出一种新的ULSI后端设计低功耗流程,重点分析了版图压焊点位置摆放、宏单元位置规划、电源网络布局及物理综合功率优化设计等四项关键技术。采用SMIC 0.18μm 1P6M自对准硅化物CMOS工艺,设计了一种新型雷达SoC芯片,电路版图尺寸为7.825mm×7.820mm,规模为200万门,工作频率为100MHz。实验结果表明,采用低功耗物理设计技术后,芯片功耗降低12.77%,满足350mW功耗的设计要求。该电路已通过用户的应用验证,满足系统小型化和低功耗需求。

摘要：本文分析了深亚微米后端设计流程,提出基于层次法实现芯片后端设计的方法,并且在0.18um CMOS工艺下实现6百万门的EOS芯片。在超大规模的芯片后端设计中,层次法设计方法优于展平法的设计方法。

摘要：本文通过对传统大规模集成电路设计流程的优化,得到了更适合于深亚微米工艺集成电路的后端设计流程,详细介绍了包括初步综合、自定义负载线的生成、版图规划、时钟树综合、静态时序分析等,并通过前端和后端设计的相互协作对大规模集成电路进行反复优化以实现设计更优。并基于ARTISAN标准单元库,以PLL频率综合器中可编程分频器为例,在TSMC0.18μmCMOS工艺下进行了后端设计,最后给出了可编程分频器的后仿真结果、芯片照片和测试结果,芯片内核面积1360.5μm2,测试结果表明设计符合要求。

摘要：同步设计中,由于时钟网络延时决定了芯片的最大工作速度,所以时钟树需要高精度进行布线。一种重要的时钟网络设计是缓冲器插入。在超大规模集成电路的设计中,为了最小化时钟延时和时钟偏差,缓冲器插入是一种有效的方法。在布局布线流程中,时钟树布线在“时钟树综合”时由工具自动完成。“时钟树综合”在apollo里是在布局完成后布线之前做的。

摘要：从ASIC设计的原理、流程入手 ,以蓝牙基带芯片的后端设计为例 ,介绍用自动布局布线工具实现半定制专用集成电路 (ASIC)设计。通过版图规划 (Floorplan)、布局 (Place)、布线 (Route)、静态分析和优化等过程 。

摘要：随着网站建设技术的更新换代,网站功能日益丰富,对其要求也日益增加。在此背景下,利用PHP+Mysql+Apache技术与ThinkPHP5框架相结合的方法对图书馆网站后端进行开发。利用ThinkPHP5的灵活性与实用性插件相结合,使其系统在简化代码量,提高工作效率的同时,增加系统的功能。这不仅为管理人员的后期管理提供了便利,也会为系统的维护升级奠定基础。

摘要：在数字集成电路设计中,时序收敛是保证芯片性能的关键,但随着集成电路制造工艺的不断发展,芯片规模不断增加,结构日趋复杂,时序收敛的难度也逐渐加大。该文针对数字音频广播基带解码芯片的后端设计,分析了造成时序违例的原因,并在综合、布图规划、布局等阶段提出了对应的时序收敛策略,最终使芯片满足了系统的时序要求。

摘要：为了解决高校学生自主预约开放实验室,实现院校实验室资源合理及其高效的利用。实验课选系统采用前后端分离开发方式,通过接口和Ajax、JSON技术实现前后端系统信息交互。实验室选课系统web后端设计包含业务逻辑功能的实现,数据库的开发与维护和服务器的管理维护等。后端功能设计采用Java语言设计,数据库使用MySQL做管理,服务器则使用Tomcat做架构,系统经测试后,公网可对该系统访问,系统正常提供服务。

摘要：根据清洗生产线设计了一套具有干燥、吹扫、收纳功能的自动化装置,能有效提高生产效率,降低劳动强度,确保流水线生产稳定运行,并使生产成本有效。其适用于大规模生产,安装快捷的自动给/取料机器人,并对该自动化装置运行的经济性进行论证和分析。

摘要：随着摩尔定律的发展,90/65nm工艺下的大规模芯片越来越多,后端物理设计变得更加复杂,遇到了很多新问题,如高集成度、层次化设计、泄漏功耗、多角落-多模式、串扰噪声等,签收的标准也发生了变化。因此必须改进物理设计方法学,适应新的情况,来取得流片成功。