摘要：今天,IC设计的成功与否在很大程度上取决于其设计过程是否顺利.在这个深亚微米时代,前端和后端设计领域更加密切的结合对于先进IC的高效开发是非常关键的.不幸的是,诸如专业化和小组分工等行为将本需要统一的设计过程割裂开来.特别地,约束条件和设计层次必须在考虑前端和后端设计任务的情况下制定.以一种考虑了市场和组织因素的联合开发的方法来推广这些约束条件和层次有助于确保各设计领域间更加友好的协作,并形成一个更加成功的设计组织.

摘要：多功能车辆总线(MVB)是主流列车控制网络,其具有实时性强、可靠性高等特点。搭建MVB网络系统需要以MVB协议控制芯片为基础,设计了MVB总线协议控制芯片MVBCY、并完成了流片。

摘要：在复杂的超大规模高速集成电路设计中,时钟树的综合与优化是芯片后端设计优化时序过程中至关重要的一环,其中时钟树的设计是最关键的部分。以SMIC 0.13μm工艺双频双系统兼容接收机数字基带导航芯片为例,根据时钟树时序要求和时钟树延迟模型,基于Synopsys的Astro工具,对芯片进行自动时钟树分析和指定时钟树结构分析,设计和优化了时钟树结构。结果表明,利用此方法得到的时钟树结构能取得更优的结果。

摘要：通过在三维集成电路中使用TSV阵列,分析TSV阵列对于提高可靠性的同时给时序和布局布线等带来的负面影响.基于TSV阵列,完成三维集成电路后端流程设计和HEVC运动估计电路的三维实现.实验表明基于3×3TSV阵列的三维集成电路,每个TSV阵列可以实现1个TSV的冗余,可靠性提高11.98%,功耗和布线上分别增加了19.6%和19.2%.

摘要：系统级芯片(System on Chip, SoC)是一款设计复杂度高、研制生产流程复杂的芯片。为了保证SoC芯片的设计质量,实现一次流片成功,针对宇航用SoC芯片数量少、成本高、可靠性高的产品特点和存在的问题及风险点,通过不断的研究和实践,形成了一套SoC芯片研制生产过程的精细化产品保证方法。重点介绍了产品保证技术要素和产品保证流程,通过产品保证技术要素落实风险点和关键点的管控措施,并结合前端设计、后端设计、封装筛选及考核试验阶段重点阐述了产品保证技术要素在产品保证流程中的实现,以及产品保证流程与技术流程的融合。通过过程质量确认,保障了宇航SoC芯片精细化产品保证工作的全面实施,从而大幅度提升了星载导航SoC芯片的产品合格率和产品质量。

摘要：本文介绍了可视化分析平台的架构设计,包括前端设计和后端设计。在前端设计中,选择合适的技术和框架进行开发,以实现良好的用户界面和交互体验。在后端设计中,选择适合的技术进行数据处理和接口设计,以提供高效的数据处理能力和数据接口。此外,选择合适的数据可视化组件进行集成,实现丰富多样的数据展示效果。在应用案例与评估方面,介绍了可视化分析平台在不同领域的应用场景,并提出了数据处理效率和可视化分析效果评估的方法。通过综合评估平台的应用效果,可以进一步改进和优化平台的设计和功能。

摘要：RTL代码是用硬件描述语言进行集成电路设计的一种形式。R2G流程由前端设计、后端设计和验证三部分组成,其作用是将RTL代码转换为版图,并对设计结果分析和确认。首先简要介绍了R2G流程概述,并绘出RTL代码、R2G流程、SDC及Floorplan之间的关系图;再从RTL代码与设计约束之间的关系、RTL代码与前端设计的关系、RTL代码与后端设计的关系三个方面概述了RTL代码与R2G流程的内在联系;最后给出只有将RTL代码与R2G流程紧密结合才能得到良好的设计结果。

摘要：讨论基于蓝牙基带芯片ASIC设计的后端布局技术和布局参数的设置及其所带来的结果。通过讨论几种布局中遇到的情况,来比较哪种布局后所产生的效果较好,进而说明如何在ASIC后端设计中选择合适的布局策略。

摘要：国家集成电路设计西安产业化基地EDA技术培训中心常年举办集成电路前后端设计嵌八式系统应用设计，FPGA／***及EDA工具，方法学的培训，是您涉足集成电路领域的理想桥梁。

摘要：随着深亚微米工艺的广泛应用,集成电路后端设计面临诸多挑战,其中成本的降低变得越来越重要,降低芯片面积成为降低成本一重要因素。在降低芯片面积时通常会产生布线拥塞问题。拥塞不仅会导致芯片无法绕通还会导致时序和串扰问题。拥塞有多种可能原因引起,其中一种是由局部高密度标准单元引起的拥塞,这种拥塞在芯片版图实现时可以采取加partial placement blockage方式,并在不同阶段逐步降低其百分比,增加标准单元的利用率的方式来解决。实验结果表明,该方法在解决芯片拥塞问题的同时可以更好的实现时序收敛,完成芯片设计。