摘要：高频开关功率放大器具有高功率、低纹波、高响应的优点,是高加速、高精度定位系统的核心部件。为了解决高频PWM中开关频率与占空比分辨率的矛盾,该文分析调制中噪声整形的基本原理,采用误差反馈结构提取PWM量化噪声进行数字整形,阐述噪声整形滤波器设计约束条件。提出通过逆全极点无限脉冲响应(IIR)滤波器获得有限脉冲响应(FIR)噪声整形滤波器的简明设计方法,仿真及实验表明,该文提出的方法可利用低阶FIR整形滤波器获得平坦的通带和高整形衰减。在不足9位的PWM中,4阶的FIR噪声整形滤波器能够恢复调制信号在10 kHz频段内约40 dB的信噪比损失。

摘要：针对传统动态元件匹配(DEM)方法所需硬件资源较多的问题,设计一种二阶误差反馈噪声整形SAR ADC。该设计采用分段电容以减小DAC阵列规模及误差反馈环路电容的容值,缩减整体电路的面积。在此基础上形成一种应用于分段电容阵列的DEM方法,以较小的电路复杂度为代价,减轻电容失配对信噪失真比(SNDR)等性能参数的影响。仿真结果表明,在0.3%的电容失配下,所设计的噪声整形SAR ADC采用8位电容阵列即可实现70.9dB的SNDR,所需面积仅为0.019mm^(2)。

摘要：本文提出了一种高分辨率的完全无源的噪声整形逐次逼近型模数转换器(SAR ADC)。首先,其采用了一种二阶误差反馈式失配误差整形技术(EFMES),并且使用了一种数字预测方法来恢复MES引起的信号范围损失。其次,采用了一种完全无源的噪声整形结构,实现了无源求和与4倍无源增益,对系统内热噪声与量化噪声进行整形。最后。采用了一种差分式的定制电容,大大降低了电容阵列整体面积的同时依然保有良好的线性度。该设计使用SMIC 0.18μm工艺实现,后仿真表明,在1.8V电源电压、25倍过采样率和1MS/s的采样频率下,ADC的SNDR为88.23dB,SFDR为93.67dB。功耗仅为965μW,电路有效面积为1.95mm^(2)。

摘要：本文提出了一种高精度的二阶无源噪声整形逐次逼近型模数转换器(NS SAR ADC)。首先,采用了一种通过动态浮动反向放大器(FIA)实现kT/C噪声消除的技术,随后结合差分结构的定制电容,实现更小的电容阵列面积的同时抑制了采样热噪声。最后,采用翻转电压跟随器(FVF)结构作为动态缓冲器提取残差电压,并通过电容堆叠的操作实现无源求和,对比较器噪声与量化噪声进行了二阶整形。该设计采用0.18μm工艺实现,仿真表明,在1.8 V电源电压、8倍过采样率和2 MS/s的采样频率下,信号噪声失真比(SNDR)为88.57 dB,无杂散动态范围(SFDR)为99.09 dB,功耗仅为302μW。

摘要：基于180nm CMOS工艺,设计了一种2 bit/cycle结构的8 bit、100 MS/s逐次逼近模数转换器(SAR ADC).采用两个DAC电容阵列SIG_DAC、REF_DAC实现了2 bit/cycle量化,其中SIG_DAC采用上极板采样大大减少了电容数目,分裂电容式结构和优化的异步SAR逻辑提高了ADC的转换速度.应用一种噪声整形技术,有效提高了过采样时ADC的信噪失真比(SNDR).在1.8 V电源电压和100 MS/s采样率条件下,未加入噪声整形时,仿真得到ADC的SNDR为46.22 dB,加入噪声整形后,过采样率为10时,仿真得到的SNDR为57.49 dB,提高了11.27 dB,ADC的有效位数提高了约1.88 bit,达到9.26 bit.

摘要：设计了一种具有分段式动态元件匹配(DEM)的高分辨率、低功耗噪声整形SAR ADC。该电路实现了具有无源增益的二阶噪声整形滤波器,从而增强了噪声整形能力。此外,提出了一种分段式动态元件匹配电路来解决由DAC电容失配引起的谐波失真问题,以进一步提高ADC的信噪失真比(SNDR)。仿真结果表明,在4 MS/s的采样速率和40倍过采样率(OSR)的情况下,所设计的噪声整形SAR ADC的信噪失真比达到91.1 dB。当电源电压为1.8 V时,该ADC的功耗仅为231μW,并实现了174.5 dB Schreier优值(FOM)。

摘要：设计了一种采用65 nm CMOS工艺的无源噪声整形SAR ADC电路。该电路在SAR ADC的基础上仅增加6个开关和2个电容,以实现噪声整形,整体电路结构简单,有效提高了SAR ADC精度。此外,实现了2倍的无源增益,增强了对比较器噪声的抑制作用。构建具有良好噪声抑制效果的噪声传递函数,避免使用残差采样模块和多路比较器。仿真结果表明,设计的10位噪声整形SAR ADC电路在33.3 MHz采样率、2.08 MHz带宽、1.2 V输入电压的情况下,有效位数达12.4位,功耗为459μW。

摘要：针对传统的二阶噪声整形逐次逼近模数转换器(SAR ADC)功耗较大和整形能力不强的问题,提出了一种级联积分器前馈(CIFF)和误差反馈(EF)混合误差控制结构的三阶NS-SAR ADC,并在系统中增加了一个与电容数模转换器(CDAC)串联连接的反馈电容,使得滤波电容不与CDAC直接相连,因而可以利用该反馈电容调节衰减因子,确保了输入信号不被衰减和反馈信号较小衰减。这种EF-CIFF结构提供了更强的噪声整形能力和高阶噪声传递函数的鲁棒性,且只需要低功耗的小增益动态放大器即可实现EF和CIFF两条路径的余差放大。提出的NS-SAR ADC基于180 nm CMOS工艺设计。在1.8 V电源电压下,工作在160 kS/s采样率时,功耗仅11.3μW,在过采样率为8时,实现了15.6位的有效位数。

摘要：设计了一种三阶噪声整形逐次逼近模数转换器。该转换器采用由二阶误差反馈结构和一阶级联积分器前馈结构组成的混合噪声整形结构,通过该混合结构来控制反馈余量并提升噪声传输函数的阶数,通过基于共模的开关切换方式优化了比较器动态失调电压,实现了三阶噪声传输函数。该电路基于0.35μm CMOS工艺进行设计仿真。使用3.3 V电源电压进行供电,在2 MS/s采样频率以及8倍过采样率下,功耗为1.87 mW,实现了87.93 dB的SNDR,有效位数(ENOB)为14.3 bit,在传统8位SAR ADC的基础上提升了有效位数6.3 bit。

摘要：首先采用栅压自举采样电路、比较器、全差分分段式电容阵列以及同步时序控制来实现10 bit SAR ADC的设计,在此基础上加入Sigma-Delta调制器来实现噪声整形,并将动态比较器改为4输入动态比较器以便进行电压余量求和,最终实现了12 bit NS SAR ADC的设计。