摘要：提出了一种用于CMOS图像传感器的列并行单斜式ADC(analog-to-digital converter)回踢噪声自补偿方法,有效抑制了量化比较器对高精度共享斜坡的回踢与串扰。为了消除原始节点的回踢噪声,通过检测列级斜坡信号的突变来补偿列间共享斜坡信号线的串扰,阻断噪声在共享斜坡信号线上的传输。采用本文提出的方法,基于55 nm 1P4M CMOS工艺,完成了3072(H)×2560(V)CMOS图像传感器芯片的设计与实验,该传感器实现了12位精度的列并行数字量化。当同时翻转100到1000列时,在最坏的情况下,回踢噪声可以降低到1 LSB以下,并在不增加功耗和面积的情况下实现了自补偿。测量结果表明,该单斜式ADC工作频率为500 MHz,12位线性A/D转换的数字相关双采样行时间为4.6μs,DNL控制在±0.48 LSB以内,INL不大于±4 LSB,信噪比高达71 dB。重要的是,每列的功耗仅为24μW。

摘要：动态比较器是低功耗高速流水线ADC的重要模块,其回踢噪声会严重影响ADC的性能。为了满足低功耗高速流水线ADC的应用需求,设计了一种全差分结构的动态比较器,具有零静态功耗、速度快、阈值电压可调等特点。中和技术的应用可以显著降低回踢噪声。电路使用TSMC 0.18μmCMOS工艺,在1.8 V电源电压和100 MHz工作频率下,仿真显示回踢噪声被明显抑制,减小了75.5%。

摘要：为了实现微电子机械系统(MEMS)惯性器件的高精度数字化输出,设计了一款单环5阶Σ-Δ调制器。利用Matlab在系统级完成了Σ-Δ调制器的结构设计,确定调制器为带有零点优化的级联积分器前馈(CIFF)结构,并在Simulink中完成了调制器非理想模型的建立。在电路设计时,调制器整体采用全差分的开关电容电路来实现。为了降低整体调制器的噪声,在第1级积分器中加入了斩波稳定模块,并采用了具有低回踢噪声的动态比较器作为一位量化器。本设计在0.18μm BCD工艺下实现,工作电压为5 V、采样频率为500 kHz、过采样率为128时,调制器的功耗约为4.25 mW,有效位数为19.06 bit。