摘要：提出了一种针对高速中精度模数转换器的增益数模单元电路优化设计,满足8位80MS/s流水线模数转换器的要求.通过优化设计一种改进传输门开关,提高了增益数模单元电路的线性度;针对高增益两级宽带运算放大器,提出了一种宽带运算放大器优化设计方法,能有效地优化运算放大器的建立时间和功耗;优化设计了一种高速低功耗动态比较器,在提高速度方面具有优势.基于0.18μm 1.8V CMOS工艺完成了增益数模单元及8位80MS/s流水线模数转换器的流片验证,测试结果表明,在80MHz采样频率下,输入信号频率为35MHz时,模数转换器的信号噪声失调比为48.9dB,有效位数为7.83位.

摘要：采用4位量化增益数模单元实现了流水线的第一级子级和最后一级采用4位FLASH ADC组成的系统架构,设计了一款基于流水线型的14位105 MHz采样速率的高速高精度模数转换器。多位量化较好地抑制了后级电路的噪声和失真衰减,采用采样电容翻转式结构实现了采样保持电路,在较高采样速率下,尽量降低功耗。电路采用SMIC 0.18μm混合信号工艺进行设计验证,测试结果表明,在输入信号频率为70 MHz,采样速率为105 MHz时,无杂散动态范围为84.2 dB,信噪比为73.2 dB,有效位数约为11.8 bit。