摘要：详细介绍了具有６４×６４Ｉ／Ｏ通道的光纤互连网络的设计原理、结构、制作技术和实验结果。此网络应用在两个并行处理器阵列之间，具有可重构功能，实验结果验证了光纤互连的优越性和可行性。

摘要：研究了ｎ维一致递推方程描述的算法到ｑ维脉动阵列的映射问题．根据优化设计的思想，建立了映射问题的优化模型，通过一系列约束条件保证了映射的正确性，并给出了基于线性规划问题的求解策略．

摘要：网格连接的处理器阵列是一种应用广泛的高性能体系结构,而容错处理器阵列的重构技术是近年来的研究热点之一.现有的研究多数集中在串行重构算法上,忽视了该结构重构时内在的可并行性.本文根据阵列结构的特点设计了一种基于VHDL语言的重构算法,该算法从第一行的各个无故障处理器单元同时向下选路,具有潜在的并行性,.实验结果表明,与现有的串行算法相比,本文提出的并行算法同样能够生成最大规模的目标阵列并且当物理阵列大小为48×48,本文提出的并行算法加速重构将近20倍.

摘要：本文提出了一种数据驱动处理器阵列结构,该结构能有效平衡存储和计算,适合用于在FPGA上实现高性能的算法加速,同时提出了一个面向该结构的自动综合框架,通过该框架可以将常规循环有效地映射到数据驱动处理器阵列上。实验结果表明了该自动综合框架的有效性,且生成的设计性能优于通用处理器。

摘要：由于粗粒度可重构体系结构设计空间复杂,设计满足应用需求的CGRA需要建立系统级仿真模型进行性能评估.文中提出一种可重构处理器阵列的系统级模型,使用SystemC事务级语言实现建模.模型采用多层互连网络结构实现任意2个处理器间的通信,并且处理器的资源能够通过参数快速地进行配置.仿真实验表明,模型适用于应用算法到粗粒度可重构体系结构映射的模拟仿真.

摘要：自８０年代末，处理器阵列研究的一个新方向是设计线性阵列．在这方面，Ｌｅｅ和Ｋｅｄｅｍ作出了开创性的工作，他们提出了一个线性阵列设计框架．但是，目前还没有一个有效的设计方法．在文中，提出了一个线性阵列的设计方法，基于它，线性阵列的设计者通过分析算法对应的数据依赖图（ＤＧ）的最长路径，就可以获得可行的设计．该法适用于所有三维算法，对于满足特定条件的算法，能设计出运算时间最优的阵列．最后，以矩阵乘和传递闭包为例，文中演示了该法的应用．

摘要：本文介绍了一种从自然界获取灵感的新型容错设计方法——胚胎电子系统设计。它的容错原理是根据在生物细胞内部冗余结构里发现的自修复机制来实现的。胚胎电子系统,就是基于构造一个具有自检测和自修复能力的处理单元阵列的仿生硬件容错系统。本文阐述了这种容错方法的设计原理,介绍了该系统的基本结构,并通过一个设计实例的介绍来验证该方法的有效性。

摘要：本文简要地介绍了软件无线电的发展趋势和技术方向,并对各种架构的软件无线电运算处理平台进行了优缺点对比,着重分析了并行运算平台的设计方法和性能特点,对几种已投入应用的典型构架和UML的应用进行了说明。

摘要：picoChip公司推出多核数字信号处理器PC20xx-10，可提供高达262GIPS和35GMACS的处理能力，帮助设计师实现先进功能，同时采用更少的器件。PC20xx—10器件系列以多核PicoArray架构为基础，但带有更大的处理器阵列，同时保持全码的兼容性。