摘要：针对结构与材料拓扑优化子域交互式设计问题,提出了复合域结构的重构拓扑优化(CDRTO)方法。建立了基于均匀化理论的复合域结构拓扑优化问题的数学模型,采用一般连续近似优化算法进行了优化求解,利用复合域子域变量压缩技术提高了计算效率,同时针对求解结果的可制造性问题提出了重构方法。将CDRTO方法应用于X形汽车车架设计和结构与固定装置并行设计两个实际工程设计问题,结果表明该方法具有可行性与有效性。

摘要：提出一种复合域拓扑优化方法以控制结构设计子域的不同材料数量分布。以汽车前端结构和车架为例,研究汽车子结构中复合域拓扑优化问题。比较分析表明,采用该方法设计的汽车前端碰撞能量控制结构吸能量提高,吸能时间延长,正面碰撞时结构所受的撞击力降低;而用该方法设计的带X形横梁的汽车车架,与常规车架相比,固有频率提高,振动状况改善。说明所提出的复合域拓扑优化方法是可行而有效的。

摘要：从S盒优化角度入手,提出一种基于复合域的S盒实现方式,通过同构映射矩阵,将GF(28)的有限域求逆运算变到GF(((22)2)2)的复合域上进行,从而降低了计算的难度,比查找表方式面积减小约27%.在此基础上,设计实现了整个SM4算法,基于smic0.13μm的CMOS工艺综合显示,整个IP核面积仅为7 612门.本设计非常适用于智能IC卡等面积约束较严格的场合.

摘要：推广和应用国密算法是加强我国信息安全的重要举措。提高密码算法的实现速度,降低其硬件实现成本,已成为实际应用中的迫切需求。该问题的解决方案之一是基于复合域的SM4算法FPGA硬件设计与实现。基于对S盒的复合域分解和电路优化,该方案降低了硬件逻辑门数;同时重构基于复合域的SM4算法硬件电路,并改进了轮常量和轮密钥的生成和存储方式,以降低硬件面积;设计了数据通信模式,以实现上位机和FPGA之间的通信,并通过数据加解密为应用提供安全支持。仿真测试和软硬件实现证实了基于复合域的SM4算法FPGA硬件实现的正确性,同时提高了算法的吞吐量。综合评测结果表明,该方案具有更小的实现面积。

摘要：该文分析了塔域的运算特性,提出了基于塔域分解的非线性变换实现方法,设计了求逆运算的随机掩码方案,利用循环移位对随机掩码进行移位变换,形成了基于塔域的循环移位随机掩码方案,实现了所有中间值的随机化隐藏,提高了算法的抗能量攻击能力。该文在高级加密标准(AES)算法上进行验证,利用T-test和相关性分析对掩码方案进行安全性评估。该掩码方案无明显信息泄露点,可有效抵抗相关性攻击,另外较现有文献的掩码方案,资源开销更小,通用性更好。

摘要：针对高级加密标准(AES) S-盒优化,提出了一种增强型延时感知公共项消除(CSE)算法.该算法能够在不同延时约束条件下优化多常数乘法运算电路,并给出从最小延时到最小面积全范围的面积-延时设计折中.采用该算法优化了基于冗余有限域算术的S盒实现电路,确定了延时最优、面积最优的两种S盒构造.实例优化结果表明所提出算法的优化效率高、优化结果整体延时小.所设计的S盒电路基于65nm CMOS工艺库综合,结果表明,对比于已有文献中S盒复合域实现电路,所提出面积最优S盒电路的面积-延时积最小,比目前最小面积与最短延时的S盒组合逻辑分别减少了17. 58%和19. 74%.

摘要：该文在高级加密标准(AES)快速算法的基础上,设计了一组基于可配置处理器NiosII上的扩展指令,用于IEEE802.15.4标准媒体访问控制层中基于AES算法的计数器模式和密码分组链接消息验证码(AES-CCM)协议的硬件加速。该文首先推导出快速算法中用于轮变换的查找表与S盒的逻辑关系,然后通过复合域变换方法用硬件电路实现S盒的计算,从而消除了支撑扩展指令集的硬件逻辑对片上存储空间的消耗。同时给出该协议基于查表法的扩展指令集和协处理器的设计方案,并在EP2C35芯片上进行实现和对比。该方案仅消耗223个逻辑单元(LE),吞吐量为668.7 kbps,时钟周期数比软件算法加速174.6倍,芯片面积仅为协处理器方案的9.5%,显著降低了无线传感网节点设备的成本和功耗。

摘要：为使AES S盒的多奇偶校验故障检测方案具备预期故障检测能力,提出了由预期故障覆盖率确定预测奇偶总数的参数计算模型.根据模型确定的预测奇偶总数,为基于冗余有限域算术的S盒定制了两种多分块多奇偶校验的故障检测方案.推导优化了各分块预测奇偶计算公式,并通过穷举搜索找到了使整个电路结构最优的多项式系数与映射矩阵.仿真结果表明两种方案的随机多故障覆盖率均约为97%,验证了参数计算模型的有效性,突发故障覆盖率分别约为61. 8%、76. 3%,优于已有文献中大部分故障检测方案.综合结果表明,对比于已有文献中具有相似故障检测能力的故障检测S盒电路,所设计电路的面积-延时积最小.

摘要：SM4算法是我国公布的第一个商用分组密码算法,目前已经得到了广泛的应用。为更好地适应物联网中资源受限设备处理能力低、存储空间小等特点,设计并实现了基于资源重用的SM4算法轻量级处理架构。子密钥扩展和轮函数交替使用核心电路完成子密钥生成及加/解密运算,无需额外存储32轮迭代所需子密钥。密钥存储和检测电路以及可正/逆序生成固定参数的实时生成电路,可大幅提高解密处理效率。实验结果表明,所设计的轻量级处理架构资源占用小、品质因数高,非常适合于在物联网中资源受限设备上使用,具有广阔的应用前景。

摘要：侧信道分析已严重威胁到密码算法应用安全,为提高SM4算法抵御侧信道分析的能力,提出一种门限掩码方案。首先,完成对SM4算法S盒的复合域分解;其次,基于二共享设计门限掩码方案,使用随机数将S盒输入进行二共享拆分,通过复合域运算和S盒门限掩码进行电路重构,并基于S盒复用降低硬件开销;最后进行线性层操作后将两个输出结果通过异或完成去掩码操作。对SM4算法门限掩码方案的FPGA实现仿真结果和安全性测试结果表明,本掩码方案能够有效抵抗CPA攻击,实现面积相对较低。