摘要：论述了基于MSC1210和复杂可编程逻辑器件设计的电源控制模块。MSC1210的P0和P2工作在访问外部存储器的方式,提高了控制模块的速度。在一片CPLD中集成了低位地址锁存、地址译码、数据总线、分频电路、比较、记数以及逻辑电路等。大大缩小了印制板的面积并提高了系统可靠性,同时由于CPLD的现场可编程特性,增强了整个系统的灵活性。

摘要：本文针对执行数据处理任务的星上应用DSP系统，以系统设计的角度，从外部存储器速度、外部存储器容量、软件可靠性三方面详细分析了限制DSP系统进一步提高性能的瓶颈，并分别提出了解决方案。应用这些方案到实际的星上DSP系统设计中，将大幅度的提高数据处理性能，提高DSP芯片在星上应用的可靠性。

摘要：简介基于SRAM的FPGA是非易失性器件。它们需要外部存储器来在加电时存储发送给它们的配置数据。发射过程中，可以采集配置比特流，并用其来配置其它FPGA。这类知识产权盗窃可能会让设计者遭受收入损失。

摘要：介绍了时钟日历芯片DS12C887的主要功能、特点和内部地址分布,给出了C8051F020与DS12C887的硬件接口电路和相关程序设计方法。

摘要：文章介绍了嵌入式视频接口电路的设计要点及具体的电路实现。通过视频A/D、CPLD逻辑转换电路、中间存储器的组合方案完成了对视频数据的映射,使嵌入式系统能以访问普通外部存储器的方式,方便读取视频数据。

摘要：针对视频信号不兼容,显示分辨率不匹配的问题,设计了一种基于FPGA的视频信号转换硬件结构系统。首先通过信号解码模块将输入的视频信号解码,然后采用地址复用的方式进行控制两片外部存储器件DDR2进行帧频转换,最后使用查找表的方式实现双三次插值算法对图像进行放缩。提高了代码的复用率,降低了计算复杂度,最终实现了将输入信号分辨率范围为640×480到1 920×1 200,传输协议为VGA、AV、DVI的视频信号,统一转换成LVDS输出的分辨率为1 600×1 200,刷新频率为60 Hz,像素时钟为162 MHz的输出信号。经实验测试,本系统能够充分满足视频格式转化和分辨率提升的需求,能够在广泛的应用领域里解决数据传输的格式不兼容问题。

摘要：为使ARMLPC2220嵌入式系统对支持USB2.0协议的外部存储器进行快速准确的读写操作,设计了以Philips公司生产的ARMLPC220为处理器,ISP1161A1为USB主控芯片的系统,该系统经实践运行,实现了对支持USB2.0协议的外部存储器快速准确和可靠的数据通信。

摘要：赛普拉斯半导体公司日前宣布,其用于物联网和其他无线应用的高集成度单芯片低功耗蓝牙解决方案现可提供加倍的内存。PSo C?4 BLE可编程片上系统和PRo C?BLE可编程片上射频解决方案均可提供256KB的闪存和32KB的SRAM选项,能为设计者提供空中在线(OTA)升级固件的灵活性,而无需外部存储器。具有该能力的器件与赛普拉斯原有的低功耗蓝牙解决方案管脚兼容,十分便于升级。赛普拉斯便于使用的PSo C Creator?集成开发环境(IDE)

摘要：把来自大量受监视通道的数据记录下来，这通常需要大量内存来保存测量的数据。遗憾的是，较小的微控制器只提供数量有限的内部数据RAM和E2PROM．并且可能还缺乏用于添加外部存储器的空闲地址和数据端口。许多低端微控制器都包含行业标准的I^2C接口．用于连接外部ADC、DAC、实时时钟和其它外设。

摘要：异构多核技术的发展使微处理器的性能有了较大提升,而处理器与外部存储器之间的带宽差异限制了处理器的性能发挥,“存储墙”问题日益严重。针对一种用于高密度计算的异构多核SoC系统,文中提出了一套存储设计方案。该方案通过复用一些长时间闲置的本地空闲存储资源作为二级共享缓存来增加访存带宽,减少访问外部存储频率。分布式高速共享二级缓存结合多路并行访问外部存储的层次化存储结构,缓解了系统处理数据与外部存储器间的速度差异,提高了数据的存取效率,优化了系统的性能。综合资源消耗和计算效率,文中所提设计相比普通二级缓存节约了69.36%的片上SRAM资源,相比无缓存结构提高了41.2%的加速比,整体任务计算时间平均减少了约40.6%。