摘要：为ＦＲＡＭ、ＦＦＥＴ和ＦＤＭ的实际应用研究，提出了多层结构铁电薄膜的设计思想，实际制备了Ｍ／ＢＩＴ／ｐ－Ｓｉ、Ｍ／ＰＺＴ／ＢＩＴ／ｐ－Ｓｉ、Ｍ／ＢＩＴ／ＰＺＴ／ＢＩＴ／ｐ－Ｓｉ三种结构铁电薄膜，并测量了它们的Ｉ－Ｖ特性曲线。结果表明，夹层结构铁电薄膜Ｍ／ＢＩＴ／ＰＺＴ／ＢＩＴ／ｐ－Ｓｉ漏电流密度Ｊ最小，在５００ｎｍ厚时Ｊ＋（＋３Ｖ）约２．８×１０－１０Ａ／ｍｍ２，Ｊ－（－３Ｖ）约１．２×１０－１２Ａ／ｍｍ２优于单层和双层结构铁电薄膜的结果。

摘要：为了有效阻止锆钛酸铅镧(PLZT)与半导体界面发生反应和互扩散,根据锆钛酸铅镧和钛酸铋(B IT)各自的铁电性能,提出了一种新的设计思想———多层铁电薄膜.采用脉冲准分子激光淀积(PLD)方法制备了B IT/PLZT/B IT多层铁电薄膜.采用Sawyer-Tower电路测量,其剩余极化强度Pr=34μC/cm2,矫顽场Ec=40 kV/cm.这种结构吸收了锆钛酸铅镧和钛酸铋的优点,提高了铁电薄膜的铁电性能.

摘要：为ＦＲＡＭ、ＦＦＥＴ、ＦＤＭ的实际应用和研究提出了多层结构铁电薄膜的设计思想．采用脉冲准分子激光淀积方法实际制备了两种不同电极的ＢＩＴ／ＰＬＺＴ／ＢＩＴ／ｐ－Ｓｉ多层铁电薄膜．用Ｓａｗｙｅｒ－Ｔｏｗｅｒ电路测试了这两种薄膜的铁电性能．结果表明，多层结构铁电薄膜具有良好的铁电性能。