摘要：针对当前条件下多核处理器遇到的通信瓶颈问题,设计了一种采用数据驱动机制的片内多核通信结构,该结构包括数据驱动模块和片上路由器.数据驱动模块用来进行数据完备性检测;片上路由器则实现处理器核间的通信及"簇"间通信.在Altera公司的CycloneIII开发板上使用NIOS软核构建了多核系统进行了验证.实验结果表明,本设计可以有效的实现多核片内通信,具有很好的可扩展性.

摘要：嵌入式应用中采用多处理系统所面临的主要难题是多处理器内核之间的通信。对Key-Stone架构TMS320C6678处理器的多核间通信机制进行研究,利用处理器间中断和核间通信寄存器,设计并实现了多核之间的通信。从系统的角度出发,设计与仿真了两种多核通信拓扑结构,并分析对比了性能。对设计多核DSP处理器的核间通信有一定的指导价值。

摘要：根据TMS320C6678芯片的特点,针对核间、片间、板间的通信要求,提出了一种跨系统的透明传输模型及实现,并分析了传输性能,对基于TMS320C6678的嵌入式软件系统设计提供了指导。

摘要：为满足嵌入式多核数控系统高速、高精的应用需求,针对现有多核通信延迟过高、通信数据量过小等不足,研究基于ARM与DSP双核架构嵌入式数控系统,设计并实现一种基于该数控系统平台的多核数据通信机制。该通信机制基于共享内存实现,包括硬件驱动实现、内存划分、通信同步、共享缓存池建立以及通信协议搭建等关键部分。针对双核间数据传输延迟和数据传输量2个影响系统性能的重要参数开展实验测试,并于实际数控系统环境进行应用测试,结果表明,该通信方法可满足ARM与DSP双核架构的嵌入式数控系统2 MB数据通信量与20 ms通信延迟的性能需求。

摘要：针对当前信号处理领域中数据量大、存储性能低的问题,设计了一种基于TMS320C6678的数字信号处理器,利用多核协同工作完成数据处理与存储。外部数据使用FPGA进行采集,通过SRIO总线将数据传输至DSP的核0,核0完成数据算法处理并通过网络传输至上位机。DSP核0采用核间通信Message Q方式,将通过算法处理后的数据传输至核1来完成数据存储。试验结果表明,使用多核协同处理完成数据处理和存储功能,有效降低了26%的单核资源利用率,在信号处理领域的工程实践中有一定的利用价值。

摘要：高压静电除尘(ESP)电场中苛刻的工业应用需求对工业控制器的网络通信模块提出了较高的要求,控制器在必须具备较高的信号处理能力的同时,也要满足网络通信的实时性和开放性要求。基于AM1808实现的网络通信模块,采用CY7C024AV2双端口存储器实现核间通信,有效解决控制器内部核间大数据量实时高速传递的问题。基于该通信模块可让控制器实现多级互联。网络通信模块采用MODBUS/TCP通信协议建立控制器网络,利用控制协议层的开放性提高上层应用的兼容性。基于AM1808的网络通信模块方案经过电场实验测试,实验表现良好。

摘要：针对多处理器多核心信号处理系统程序交互机制复杂的问题,设计了一种基于主从模式的多处理器多核心程序交互机制。该机制将程序通信架构进行层级化设计,采用SRIO(Serial RapidIO)实现处理器间通信,通过核间中断Notify以及共享变量实现处理器内核心间通信,通过信号量实现核心内各线程间通信。为验证该机制的实用性与高效性,进行了大量的数据信号处理实验,通过实验结果分析,程序各模块功能稳定,数据交互流畅,通信耗时占比在2%左右,验证了该程序交互机制在工程实践中有一定的应用价值。

摘要：以多核软件系统在AUTOSAR4.0标准下的实现为研究对象,对AUTOSAR多核软件系统的启动和关闭及代码和内存的映射进行了阐述,并对AUTOSAR软件组件之间的通信在多核系统中的实现进行具体分析。结合根据某商业软件建立的一个AUTOSAR多核软件系统,设计试验对多核之间的通信进行了测试分析,验证其多核通信的可行性。

摘要：高性能多核DSP的通信以及并行执行是多核系统设计的关键。文章分析了视频目标跟踪算法各模块的资源消耗,对各部分算法提出了并行计算的思路;提出改进的二值化掩膜法提取背景图像;提出辅助并行结构以使负载均衡;研究了DSP多核通信的进程间通信(IPC)同步机制,运用流水线并行结构,实现三核同步并行处理系统。通过实验,测试了通信延迟时间,并把目标跟踪程序合理地划分到3个DSP核中,实现并行处理,达到了实时性要求。

摘要：并行计算是实现高性能计算的一个重要方向,随着信号处理、通信等领域对处理能力需求的不断提升,DSP的并行开发技术也得到了较快发展。多器件并行和片上多核的方法可以有效提高处理性能。多器件并行处理使得核间通信更为复杂。本文分析了DSP内多核间通信机制,提出了一种基于DSP/BIOS的多DSP核间通信机制。