摘要：在通信电子战中,为满足大宽带、高实时性条件下信号参数测量的需求,设计了一种基于多核dsp的多路信号并行参数测量方法。首先对信号参数测量原理、核心算法和软件运行环境进行了介绍,其次详细描述了软件设计方案以及在多核dsp上内核控制模型、内核通信机制、存储分配和程序设计及优化四项关键技术上的实现方法,最后结合硬件平台对软件进行了测试,并对多核参与并行测量的加速比进行了对比分析。实验结果表明,所提出的软件设计可行、高效,为下一步宽带扩展及应用场景升级奠定了基础。

摘要：本文针对目前雷达信号处理的应用需求,结合雷达系统的硬件结构和运算处理特点,提出了一种基于FPGA和多核dsp的信号处理架构。该架构采用FPGA作为高速数据缓冲器,同时以多核dsp为核心组成信号处理系统,并利用FPGA的内部结构设计了信号处理系统的底层拓扑结构。实验结果表明,基于此架构设计的信号处理系统可以满足雷达系统对实时性和精度要求,同时可为后续更多算法和更复杂算法的实现提供硬件平台支撑。同时,该架构也可应用于其他高速数据传输、大容量数据存储等场合,具有重要的工程实践价值。

摘要：针对国防科技大学自主研发的异构多核数字信号处理(digital signal processing, dsp)芯片的特征以及卷积算法自身特点,提出了一种面向多核dsp架构的高性能多核并行卷积实现方案。针对1×1卷积提出了特征图级多核并行方案;针对卷积核大于1的卷积提出了窗口级多核并行优化设计,同时提出了逐元素向量化计算的核内并行优化实现。实验结果表明,所提并行优化方法实现单核计算效率最高能达到64.95%,在带宽受限情况下,多核并行扩展效率可达到48.36%~88.52%,在典型网络ResNet50上的执行性能与E5-2640 CPU相比,获得了5.39倍性能加速。

摘要：为提高3通道偏振图像处理的实时性,以Fourier-Mellin变换为基本配准算法,在型号为TMS320C6670的多核dsp硬件平台上,设计并实现了一种3通道偏振图像配准的并行处理方法。根据图像配准中数据的空间及相关度不同,将FMT算法优化为高内聚、低耦合的多运算任务,设计了一种基于数据流的并行计算结构,克服了原始FMT算法中串行计算低效、数据耦合较高的问题。根据dsp的多核和多协处理单元的处理特性,设计了分组异构、组内异构等并行任务分配方法,保证了较高的系统负载平衡。实验结果表明,在配准精度达到水平偏差小于1 pixel,旋转偏差小于0.2°的前提下,平均配准时间达到约16.2 ms,能够满足偏振成像探测的实时应用需求。

摘要：针对智能变电站就地化保护测试面临的数据高速传输和实时处理问题,分析了就地化保护高可靠性无缝冗余(HSR)环网多子机的测试模型。评估了报文类型、大小以及传输速度等要求,设计了基于多核数字信号处理器(dsp)的硬件整体解决方案。在多核dsp软件实现上,将任务分解并映射到各个核心进行并行处理。使用核间通信(IPC)中断和共享内存实现核心间快速数据迁移,基于串行高速输入输出口(SRIO)完成高速报文传输。通过对报文计算、缓存、传输速度和可靠性等环节进行测试验证。结果表明,多核dsp的性能满足就地化保护测试所需的数据计算和吞吐量需求。

摘要：多核dsp已成为软件无线电技术(SDR)的重要组成部分,主要负责通信系统中的基带数字信号处理。通信系统对于功耗有严格要求,使得面向软件无线电应用的多核dsp低功耗研究变得越来越重要。根据基带数字信号的处理特点,设计了基于数据和任务驱动门控时钟的特殊指令及相关硬件功能部件。多核dsp通过执行特殊指令调用时钟控制单元,适时开启和关闭dsp核,从而降低多核dsp的功耗。针对目标多核dsp的实验表明,采用该设计方法能有效地降低多核dsp的平均功耗。

摘要：在使用多核处理器进行航空电子系统综合化设计时,各波形供应商通常因为各种限制,难以进行波形功能深度综合,因此目前的综合化仅仅是处理资源集中放置,并未很好地发挥多核处理器的效能。本文基于TI公司多核dsp,设计了一种多波形管理框架,可以将多个无线电波形集中在一个多核dsp中灵活部署、运行并管理,充分发挥多核处理器运算能力,提高系统资源利用率。

摘要：本文首先列出了信号处理系统开发设计流程,然后根据设计参数分析算法和硬件平台的选择。文中重点分析了多核dsp中算法数据流传输与划分,核间通信与同步。最后给出了多核dsp的存储空间和传输时间以及计算时间的分析。

摘要：为保证多核数字信号处理器(digital signal processor,dsp)软件主从架构设计的质量,对多核dsp的硬件系统进行阐述,从核心功能划分、内存分配、核间通信、服务器调度功能以及共享数据区使用说明几个方面对多核dsp的软件主从架构进行设计,并对其进行实验测试,以期为相关人员提供参考。

摘要：根据多核dsp的应用特点,介绍了一种面向异构多核dsp的数据流传输控制引擎(DSTCE)的结构与设计,并实现了基于DSTCE的数据流前瞻传输技术。该技术以可编程的DSTCE模块为核心,实现了超节点内各个端口之间以及超节点之间的高效数据流传输,而且将传输过程与多核间的数据前瞻和编程模型有机结合起来。该技术避免了复杂的Cache一致性问题,显著提高了大规模多核dsp计算与访存的并行性。实验结果表明,采用DSTCE的多核dsp单个超节点的性能平均提高了22%,两个超节点情况下基于DSTCE结构的系统比基于CC-NUMA结构的系统性能平均提高了14%。