摘要：ESD是集成电路设计中最重要的可靠性问题之一。显示驱动芯片是一款复杂的So C芯片,具有多电源电压、数模混合、面积大等特点,因此ESD设计具有很大的难度。该文根据芯片的特点,分析了ESD设计难点,在基本ESD电路的基础上,以电源钳位电路和轨到轨电路组成的电源ESD保护网络为介绍重点,给出了全芯片ESD保护设计方案。

摘要：针对超高频射频识别(UHF RFID)标签低功耗、低成本的要求,本文基于EPC Class-1 Generation-2/ISO18000-6C协议,提出一种采用多电源电压域、新型时钟树综合与局部时钟树构建的物理设计方法。该方法结合广泛应用的门控时钟技术,对芯片时钟网络进行优化设计。与传统方法相比,该方法大幅度减少时钟缓冲器插入数量,有效降低时钟网络功耗,减小芯片面积。最终验证结果表明,所设计的标签符合协议,芯片总面积为0.72mm2,其中数字逻辑面积0.15mm2,平均功耗为9.76μW,在TSMC 0.18μm的标准CMOS工艺下实现流片。

摘要：综述了片上系统(So C)低功耗多电压设计方法的研究进展。介绍了低功耗多电压设计方法的研究背景和国内外的研究现状。重点探讨了低电压、多电源电压、电源门控、动态电压频率缩减(DVFS)和自适应电压缩减(AVS)等多电压低功耗设计方法。最后,对低功耗多电压设计方法未来的发展趋势进行了预测和分析,认为DVFS和AVS等新颖的低功耗设计方法将成为未来学术界和工业界研究的热点。

摘要：随着集成电路逻辑复杂度日益提高,而工艺尺寸进入了超深亚微米数量级,低功耗设计已经成为整个SOC设计中关键的问题之一。电源电压是影响功耗的最重要因素,而阈值电压、体偏压和时钟频率也对功耗有影响。目前,对于数字电路,已经研发出一些有效地进行功耗管理,降低功耗的技术,并已应用于具体项目中。本文首先综述性地介绍几种低功耗设计方法,包括:多阈值电压CMOS技术;多电源电压;门控时钟;动态电压频率调制;动态体偏压调制;加入电源门控、以及状态可保持的电源门控技术,并逐一讨论了它们对降低功耗的具体作用。最后,针对最新的基于通用功耗格式的状态保持电源门控技术,本文概述其实现步骤。

摘要：在低功耗设计中,多电源多电压技术通常使用电源状态表格(Power State Table,PST)定义各个电压域的供电状态组合.当PST数量较多时,EDA(Electronic Design Automation)对PST的合并速度很慢.针对这个问题,提出一种基于分治思想的数字集成电路低功耗供电网络建模方法.其利用分治算法将供电网络分割成个子模块,并使用二分查找和哈希算法对建模过程进行优化,使建模速度相比线性查找平均提高了约三分之一.然后使用双重映射算法和并行计算将模型中所有PST快速合并.最后设计UPF测试集以验证模型的正确性和测试模型的分析速度.在500个UPF(Unified Power Format)文件测试中,分析结果正确率为100%.在10个性能测试集中发现相比国际主流的LP工具,速度提高约115倍.

摘要：电压融合问题是设计数字系统的关键技术之一,讨论了多电源电压混合时数字系统可能出现的问题及相应对策。