摘要：针对寄生耦合电容效应导致闪存相邻多级单元(multi-level-cell,MLC)的阈值电压失真而产生的存储数据错误问题,本文提出了一种适用于MLC闪存系统的改进比特翻转译码算法。在分析MLC闪存发生错误原因的基础上,利用蒙特卡罗仿真方法计算相邻MLC闪存阈值电压分布的重叠区域来确定阈值电压对应存储比特的可靠性,借助存储比特的可靠性度量设计了MLC闪存的比特翻转规则。仿真结果表明,耦合强度系数s=1. 8与感知精度分别为p=3和p=4时,相比于原有MLC闪存比特翻转译码算法,所提出MLC闪存比特翻转译码算法的译码性能提升了81%和91%,并且译码的平均迭代次数减少了9. 8%和21%。

摘要：为了进一步提高多级单元(multi-level-cell, MLC)闪存的耐久度和可靠性,提出了一种MLC闪存信道中基于互信息量(mutual information, MI)异构的polar码优化方法.该方法利用对数似然比(log-likelihood ratio, LLR)分布在MLC闪存信道和AWGN(additive white Gaussian noise)信道中的差异性,以MI重新拟合LLR分布,得到在闪存信道下等效的标准方差,从而进行高密度存储系统中的polar码优化设计.随后,分析了不同的polar码构造法对多级存储单元的纠错性能影响,并与所提的构造方法进行比较.仿真结果表明该文优化方法优于AWGN信道下传统的构造方法,当编程/擦除(program-and-erase, PE)循环为21 000次时,与蒙特卡罗法相比其误码率(bit error rate, BER)性能提升2个数量级,且在BER为2×10^-5时可增加6 800次的编程/擦除循环.

摘要：由于多级单元(multi-level-cell,MLC)闪存存储信道中随机电报噪声(random telegraph noise,RTN)、数据保持噪声(data retention noise,DRN)和单元间干扰(cell-to-cell interference,CCI)严重影响了MLC闪存阈值电压,从而导致获取的对数似然比(log-likelihood ratio,LLR)不够准确而影响了软判决译码时MLC闪存的低密度校验(low-density parity-check codes,LDPC)码的性能。在深入分析MLC闪存错误特征的基础上,通过利用MLC阈值电压的熵函数计算相邻MLC阈值电压分布的重叠区域来确定存储比特的可靠度,设计了MLC存储比特LLR值的动态更新策略。从而,提出了RTN、DRN和CCI噪声模型下适用于MLC闪存的LDPC码改进的最小和译码算法。仿真结果表明,与传统的LDPC码最小和译码算法相比较,MLC闪存信道下所改进的MLC闪存的LDPC码最小和译码算法具有更好的译码性能与更少的平均迭代次数。

摘要：北京，2009年2月12日讯——恒忆（Numonyx）发布业内首款采用45nm工艺技术的多级单元（MLC）NOR闪存样片。在为客户提供高度的产品连续性和可靠性的同时，新产品发布还使恒忆能够大幅度提高存储产品的性能。新产品遥遥领先上一代65nm产品，是当前市场上最先进的NOR闪存。恒忆NOR闪存芯片广泛用于运行关键的手机操作系统、管理个人数据、存储相片、音乐和视频。

摘要：恒忆公司（Numonyx）针对无线通信、嵌入式设计和数据存储市场推出新系列NAND闪存产品。新系列产品包括32Gb（gigabits）的多级单元（MLC）NAND闪存、32GB（gigabytes）的eMMC存储芯片和高达8GB的microSD产品，均采用先进的41nm制造工艺。对于手机、便携导航仪等消费电子产品厂商。

摘要：90纳米多级单元NOR闪存；90纳米硬盘驱动器读取信道内核。

摘要：Intel公司推出用于多媒体手持机的高性能90nto多级单元（MLC）NOR闪存M18。这种新的Intel StrataFlash蜂窝存储器（M18）可提供比以前130nm型更好的性能、更高的容量和更低的功耗，以满足配备有照相机、彩屏、网络浏缆和视频功能的丰富多彩特性手机的越来越多的需求。M18可为蜂窝手机设计者提供当今手机所需的性能、容量和低功耗的独特组合。