摘要：在纳米数字锁存器中,多节点翻转(multiple-node upset,MNU)正持续增加.虽然现有基于互连单元的抗辐射加固设计(radiation hardening by design,RHBD)的锁存器可以恢复所有MNU,但是需要更多的敏感节点和晶体管.为了在获得高可靠性的同时降低硬件开销,提出利用辐射翻转机制进行加固的方法.首先,通过使用屏蔽晶体管减少敏感节点,进而降低使用的晶体管数;然后,将2个单元内的上拉晶体管进行交叉互连,从而构造出一个可抗MNU翻转的RHBD锁存器.在65 nm工艺下,与现有基于互连技术的RHBD锁存器相比,提出的RHBD锁存器可平均减少12.82%的面积,319.22%的延迟和10.66%的功耗.

摘要：在航空航天等高辐射领域中,电荷共享效应引起的多节点翻转(Multiple-Node Upset,MNU)在D锁存器中愈发频繁,其可严重影响电子系统的功能。虽然目前现有的抗MNU加固D锁存器能够对MNU进行容错恢复,但是其硬件开销非常大。为解决这一问题,本文利用辐射脉冲翻转极性(PMOS管收集正电荷,产生正的脉冲电压;NMOS管收集负电荷,产生负的脉冲电压)设计了一种新型低冗余抗MNU的加固D锁存器。在TSMC 65 nm CMOS工艺下对该锁存器时序及容错功能进行的仿真验证结果表明,该锁存器的临界电荷(Critical Charge,Q_(crit))为2.38 fC;与现有抗MNU锁存器相比,不仅可恢复MNU,而且具有面积更小、功耗更低、传输时间更短的优点。

摘要：为解决纳米CMOS工艺下单粒子多节点翻转的问题,提出了一种加固存储单元(RH-12T)。在Quatro-10T存储单元基础上对电路结构进行改进,使存"0"节点不受高能粒子入射的影响,敏感节点对的数目是晶体管双立互锁(DICE)存储单元的一半。基于敏感节点对分离和SET缩减原理,进行了加固存储单元版图设计。在相同设计方法下,该存储单元的敏感节点间距是DICE存储单元的3倍。抗SEU仿真结果表明,该存储单元具备单节点翻转全加固能力。全物理模型单粒子瞬态仿真结果表明,该存储单元的线性能量转移(LET)翻转阈值为DICE存储单元的2.8倍,能有效缓解单粒子多节点翻转的问题。

摘要：为了深入了解SEU加固存储单元中多节点翻转的内部电荷收集及电压变化机制,采用准三维模拟工具MEDICI,对DIED加固单元进行器件/电路的混合模拟.结果表明,瞬时浮制节点和电荷的横向扩散是多节点翻转的关键原因.还研究其他加固单元多节点翻转的特点,并给出了避免多节点翻转的方法.

摘要：提出一种新型高性能容错结构设计,以解决多节点问题造成的锁存逻辑错误.通过对多节点翻转可容忍锁存器结构的改进,弥补多节点翻转容忍的不足,减少功耗和延时,并加强结构的稳定性.HSPICE仿真表明,新型锁存结构可以很好地容忍各种可能导致电路逻辑错误的软错误,且与DNCS和MNUTL相比,新型锁存器在功耗延时积上分别减少82.10%和73.57%.

摘要：随着IC集成度的不断提高,电路中单粒子引起的多节点翻转现象愈加频繁。为了解决该问题,提出了一种可对两个电压节点翻转完全免疫的RS触发器电路。基于双互锁存储单元结构,设计了一个冗余度为4的前置RS触发器。将不相邻的两个输出节点连接到一个改进型C单元电路中,屏蔽了错误电压,最终输出电压不受单粒子翻转的影响。该RS触发器采用0.25μm2P4M商用标准CMOS工艺实现。对RS触发器中任意两个电路节点同时分别注入两个单粒子事件,进行了抗单粒子翻转的可靠性验证。Spectre仿真结果表明,该RS触发器能完全对两个单粒子事件免疫。与已发表的辐射加固触发器相比,该触发器采用的晶体管个数减少了20.8%,功耗降低了21.3%。

摘要：随着器件特征尺寸缩小,发生在敏感节点之间的电荷共享使加固静态随机存储器(SRAM)单元容易发生单粒子翻转(SEU)。通过对ROCK,WHIT,Quatrol及JUNG等SRAM单元的SEU加固机理分析,提出一种新型SEU加固SRAM单元,并从面积、延时、功耗和SEU恢复时间等方面对传统加固单元和新结构进行了对比与分析。结果表明新型SEU加固SRAM单元具有更高的临界电荷和更低的SEU恢复时间。由于其只有两个翻转敏感节点对,新结构抗SEU的能力优于ROCK,Quatrol和JUNG结构。新提出的结构以较小的面积和性能代价,显著提高SRAM单元抗SEU能力,可有效降低SRAM型存储器在深亚微米工艺节点的软错误率。

摘要：提出一种12T结构的抗单粒子翻转和多节点翻转的SRAM存储单元,通过功能和电荷注入仿真研究该单元结构的读写性能和抗单粒子翻转的能力。研究结果表明:提出的PSQ-12T存储单元的面积为0.95μm^(2);数据保持、读和写的静态噪声容限分别为0.37,0.22,0.61 V;静态功耗为1.09 nW;当工作频率为500 MHz时,动态功耗为21.6μW;发生单节点“1-0”翻转的临界电荷大于500 fC;同一势阱和不同势阱中特定的多节点产生翻转的临界电荷也都大于500 fC。

摘要：为缓解因电荷共享引起的多节点翻转现象,提出了一种低功耗高可靠性的多节点翻转自恢复锁存器QNULH。QNULH锁存器包括4个反馈模块,每个模块充分利用C单元的反馈锁存数据,锁存器节点通过不同的排列组合叠加模块冗余,同时使用时钟钟控和快速通路技术,实现锁存器的低功耗高可靠性辐射加固。仿真实验结果表明,与最新的四节点翻转自恢复锁存器QNURL相比,QNULH锁存器的功耗、延迟、功耗延迟积分别降低了82.22%,1.53%,92.92%,对工艺、电源电压、温度的波动均较稳定,有较好的可靠性。