摘要：本文讨论组合函数的分解，给出组合函数利用多路选择器通用逻辑模块实现时，获得最小或接近最小树形结构网络的设计方法。

摘要：利用多路选择器网络可以实现任意逻辑函数的原理和布尔代数运算,提出了基于逻辑函数不相交的简化的积之和形式的数字多路选择器树形网络设计的一种代数方法,该方法可以使待设计的数字多路选择器网络化简到最小树形网络。给出的设计实例说明了该方法是有效的,容易实现数字多路选择器网络的自动综合。

摘要：针对现场可编程门阵列(FPGA)因集成度与速度提高引起的功耗问题,提出一种适合于FPGA的低功耗多路选择器设计方法。该方法基于FPGA中被使用的多路选择器内存在大量闲置晶体管这一现象,采用反向衬底偏置技术对被使用多路选择器中闲置晶体管的泄漏电流进行优化。仿真结果表明:与传统结构多路选择器相比,在保证其他性能的前提下,采用该方法设计的多路选择器泄漏功耗可降低约28.97%。此外,该方法也可应用于FPGA中未被使用多路选择器泄漏电流的优化,可以进一步大幅度降低FPGA的静态功耗。

摘要：本文首先讨论了逻辑函数的分解;然后给出利用多路选择器实现多变量组合函数时,获得最小或接近最小的树形结构网络的设计方法。该方法适用于计算机自动综合。

摘要：为提高SRAM的存取速度,节省芯片面积,抑制工艺波动的影响,在对SRAM多路选择架构研究基础上改进了一种应用于65 nm SRAM的多路选择架构,建立了此多路选择架构的小信号模型.采用蒙特卡罗仿真导出了位线传输管的最小尺寸限制.同时,提出一种简单的估算电路节点时间常数的方法,用于从理论上分析改进的两级架构相对于传统的一级架构的优势,即当两级架构的两级译码的特征数字相近时可取得最佳性能,且灵敏放大器的特征数字越大时两级架构的优势越明显.仿真验证的结果显示,在面积几乎不变、控制复杂性几乎不增加前提下,该两级架构最多可以使SRAM读取时间比传统一级结构减少33.6%.

摘要：以时域有限差分法(FDTD法)和介质波导定向耦合理论为基础,模拟了光在光子晶体耦合器中的传输情况:当耦合器长度为拍长的整数倍时,光经过耦合沿输入波导输出;当耦合器长度为半拍长的奇数倍时,光经过耦合后从另一波导输出.我们设计了一个四端口的光子晶体多路选择器,实现了将3种不同波长的光进行分离.同时还提出了通过光子晶体耦合器的耦合长度来计算光波传输的群速度的方法.

摘要：提出了一种用于在电池管理系统(BMS)中传输和转换高共模电压的多路复用器.该多路复用器由高压开关和电平移位电路组成.在电平移位电路中,引入电阻分压器和金属层叉指电容两种结构,解决了普通电容器不能承受高电压的问题.提出了一种用于校准电容、电阻失配和参考电压偏差的校准方案.基于0.25μm1P4M 80 V BCD工艺完成该高压多路选择器设计,并用于一款电池监控芯片中.高压多路选择器版图提取的后仿真结果表明:采用电阻分压器方法,最大误差从11.2%降低到1.9%;采用叉指电容方法,最大误差从8.7%降低到2.7%.该高压多路复用器可以传输和转换0-70 V共模电压.

摘要：首先讨论组合函数的分解方法,然后给出利用多路选择器通用逻辑模块实现组合函数时,获得最小化或接近最小化的二级逻辑网络的一种设计方法。该方法容易实现组合函数的计算机自动综合。

摘要：多路选择器是一种对从工业现场采集来的多路模拟信号进行选择的重要器件,也称多路开关。本文旨在用数片模拟多路选择集成电路(如CD4097、CD4067)及微处理器ADuC834等器件设计出一种多路选择器。它能在20路模拟信号传送过程中,根据需要将其中任意一路选择出来供给模数转换器转换,从而大幅度的提高相关硬件资源的使用效率,节约硬件成本。