摘要：在过程控制、图像处理等应用领域中需要用到大量的矩阵乘法操作,并且矩阵乘法的计算性能是系统性能的关键因素。本文设计了一个基于以太网的双精度浮点矩阵乘法并行计算系统,并在Xilinx XUP Virtex-II Pro开发平台上进行了原型验证。系统中主机负责将计算任务分配及将计算数据发送给计算单元。当多个计算单元需要相同的数据进行计算时,主机采用广播方式将数据发送所有单元,有效降低了系统的通信开销。计算单元中采用的矩阵乘法器针对稀疏矩阵乘法进行了优化,能够避免零元素块参与计算而提高系统性能。通过理论分析和实验验证,该系统达到了较高的计算性能。

摘要：分析Xilinx Platform Flash PROM XCF32P的结构特点,提出基于XCF32P的多版本设计功能的多fpga配置方案。采用从并配置模式,由XCF32P和1片CPLD XC9572来配置4片Virtex XCV200 fpga。通过单一供应商解决方案,使系统的软、硬件设计得到简化,获得较高的配置速率。

摘要：针对光锥阵列X射线探测器中配置多个fpga时存在的操作复杂、效率低、现场辐射等问题,提出由单ARM对多fpga进行远程并行配置的解决方案。通过共用配置时钟线和数据线、从串配置模式、ARM同组GPIO口控制同组信号线等方式,保证在硬件上使用较少信号线的前提下实现多fpga并行配置。在软件设计中将配置数据嵌入程序代码,使配置过程作为系统初始化的一部分完成,从而简化了配置流程、提高了配置效率。实验表明,设计实现了多fpga的远程并行配置,系统结构简单,与远程主机只需要连接网线和串口线即可,配置时间约为1.6 s。该系统方案可为更大规模阵列fpga的配置应用提供参考。

摘要：针对传统尺寸测量系统处理速度慢、测量精度低等问题,设计了一种基于多fpga技术和高灵敏度线阵CCD图像采集单元的高速尺寸测量系统。该系统采用延迟锁相环技术实现时钟同步,调用fpga内部存储器IP核,并引入乒乓操作的异步FIFO设计对数据进行缓存,再由接口电路传输至上位机,实现对多参数物体测量。各子模块功能均在Xilinx fpga的编译环境ISE中进行综合,使用MODELSIM工具进行时序仿真。实验结果表明,该系统可以满足高精度、高速实时测量的要求。

摘要：近年来,ASIC设计规模的增大,在带来实现高性能芯片系统可能性的同时,也带来了前所未有的芯片验证问题。一片容量最大的fpga通常已不足以容下百万、千万门级的逻辑设计,将整个设计分割到多片fpga中,fpga之间通过AHB、APB、AXI及PLB等高速总线互联,成了大规模ASIC或系统级芯片(SoC)验证的唯一选择。多片大规模fpga的ASIC原型验证平台的复杂度与规模迅速增加,在最短的时间内完成一次性成功的平台设计任务,这对系统工程师的设计方法提出了严峻的挑战。传统的设计方法几乎不可能满足苛刻的设计周期的要求。鉴于此,本文提出了一种新的多fpga的ASIC原型验证平台的快速设计方法-采用Allegro fpga System Planner(FSP)工具以及自主开发的宏脚本,该方法在管脚分配、页端口互联以及层次化设计的顶层处理等方面都能自动实现,与传统方法比,只需要约1/4的原理图设计时间,自动化程度高,不易出错。

摘要：为提高处理能力,设计了2×2并行流水结构的fpga矩阵并作为处理核心用于高速数据采集与控制。在分析了多片fpga的同步驱动原理以及协作模型的基础上,综合利用双时钟沿触发传输、资源重复与时间重叠技术提出了fpga之间以及fpga与外围A/D和D/A芯片的数据传输方案。最后揭示了光纤通信驱动的数据采集与控制过程及总线冲突解决策略。所设计的系统具有成本低、灵活性强的特点,实验表明该系统能够满足可靠性和实时性要求。