摘要：为了提高数据记录器的传输速度,提出采用千兆以太网进行数据通信。基于FPGA的以太网数据传输是目前应用较为广泛的一种传输手段,但大多数支持千兆以太网的物理芯片并未集成传输协议栈以及接口转换模块,导致其无法直接进行数据传输,针对这一问题,提出利用程序进行IP核设计的解决方案,将以太网MAC层接口以及通信协议报头封装为可根据实际需求对UDP/IP协议栈进行调整的可配置IP核。首先分模块进行流程介绍,之后对其进行封装设计,最后进行结果验证,经验证此IP核速度可达到950Mbit/s,性能较佳。

摘要：为提高通信网络设备中以太网接口的带宽能力,需要提升以太网媒体独立接口(Media Independent Interface,MII)的数据转换效率。利用FPGA可实现硬件加速的优点,通过拓展接口数据位宽和提高时钟频率的方法,采用多模块并行计算处理模式,设计实现具有50 Gbit/s的MII模块(50GMII)。相较已有的10 Gbit/s以太网MII规范,所设计的接口数据位宽发生改变,在提高整体模块数据转换效率的同时,可以保证时钟频率不至于大幅提高,有利于设计模块的稳定性,高位宽数据的组帧转换处理成为本设计的重点。实践表明,该方法能够正确实现以太网用户侧和线路侧的数据格式转换,并达到50Gbit/s数据吞吐速率,具有较强的实用性。