摘要：提出了一种通用的多端口存储器控制器的设计与实现方案,该方案采用AMBA(advanced microcon-troller bus architecture)总线,最多可支持6个AHB(advanced high-performance bus)主设备同时访问存储器;支持包括SRAM、ROM、NOR-FLASH、SDR-SDRAM、DDR-SDRAM在内的多种存储器;内部设计实现的仲裁器采用固定优先级和TimeOut机制相结合的仲裁策略.基于SMIC 0.13μm CMOS工艺库,芯片面积约为230653μm2,系统时钟为130 ***验证结果表明:该方案实现的存储器控制器能够充分利用存储器的带宽,提高系统的性能.

摘要：文章介绍了PowerPC60x处理器的总线接口和操作,详细阐述了60x总线存储器控制器在CPLD上的设计与实现过程。此存储器控制器可提供60x总线与多种类型的SRAM的接口,及与FLASH和I/O的接口,已在嵌入式系统的设计中得到了应用和验证。

摘要：存储器带宽以及延迟与3D架构(体、行、列)特点的DRAM芯片的存取方式紧密相关。连续访问一行的不同列与连续访问一体的不同行其带宽存在数量级的差异。本文介绍一种存储器控制器设计,一项依靠重排序存储器存取访问的顺序来挖掘3D存储器架构局部性的技术。

摘要：详细分析了S698P4 SoC芯片存储器控制器的控制原理,并给出相应设计方案和仿真结果。该控制器可在32bit位宽模式下对存储器进行读写控制。目前该处理器已实现了量产,实际硬件测试验证了S698P4 SoC芯片存储器控制器的高效性能。

摘要：本文介绍了面向嵌入式应用的片上系统芯片:腾跃-1的设计和实现技术.该芯片包括32位嵌入式RISC微处理器内核、通用存储器控制器、LCD控制器、片上总线和各种外围设备.微处理器内核采用自主设计的指令集体系结构.该芯片已经在中芯国际0.18μm工艺上通过验证,主频300MHz@1.8V,可以应用于信息安全领域的身份认证和数据加密等应用.本文最后对芯片的进行了性能评测.

摘要：当前,嵌入式Flash广泛应用于嵌入式系统领域,便于系统进行软件在线更新和系统维护。嵌入式NOR Flash可以"嵌入"在芯片中作为高速缓存,对于提升芯片整体性能作用明显。传统的嵌入式NOR Flash不具备测试接口,在芯片出现工作异常时不便于对整个芯片进行故障诊断。设计并实现了一种具有片上可测试功能的嵌入式NOR Flash控制器IP。控制器主要分为控制模块与测试模块两个部分,分别对两个模块进行分析设计。经过仿真验证,控制器可以实现对NOR Flash的正常操作与片外测试功能,达到了设计目标。

摘要：介绍了VoIP终端SoC的架构,采用片内存储器、存储器控制器、SSRAM、SDRAM及FLASH组成VoIP终端硬件平台的存储系统.分析了两种存储器控制器方案的优缺点.提出一种采用集成方式的存储器控制器结构.利用Verilog HDL设计了该存储器控制器IP,并给出访问SDRAM的仿真结果.存储系统已成功应用于VoIP SoC项目中.

摘要：为了防止空间应用SRAM出现SEU错误累积,提出了一种优化的读→校验→回写刷新机制.该机制实时监测处理器状态,当处理器对外部主存进行读操作时,由存储器控制器自主地(即不需处理器干预)对读操作的存储单元进行刷新操作;当处理器进行访问外部主存以外的其他操作时,由存储器控制器自主的对所有的存储单元进行遍历式刷新操作,该机制可以避免长时间未被读的存储单元发生SEU错误的累积,保证SRAM单元中发生错误的比特位数小于校验码的纠检错能力.最后,通过向SRAM随机注错的方法对本机制的存储器控制器进行验证,结果表明存储器控制器满足设计要求.

摘要：为实现用户逻辑与片外存储器间的高速通信,设计一种基于MPMC的高速总线接口IP核.通过对读写数据缓存、地址判断以及NPI传输模式的动态选择,进而实现任意地址、任意长度的突发数据传输,并支持传输等待,最终扩展了MPMC IP核的功能,提高了对片外存储器的访问速率.实验表明,所设计的接口IP核数据吞吐率最高可达742.6 MB/s.

摘要：Atmel公司的SAM4S是基于高性能32位ARM Cortex-M4RISC处理器的闪存MCU，工作频率120MHz，闪存高达2048kB，SRAM高达160kB，外设包括带嵌入收发器的仑速USB器件端口、用于SDIO／SD／MMC的高速MCI、具有静态存储器控制器的外接总线接口等，工作电压1．62V～3．6V。