摘要：该文针对多总线多 DSP实时图像识别系统 ,设计并实现了一个并行操作系统 .它包括嵌入到 DSP芯片上的操作系统和运行在 PC机上的协议软件两部分 .协议软件提供一个人机界面 ,接收算法的分解信息 ,并将其按一定的数据结构组织 ,再将所有的子任务及其分解信息连接成一个作业 .DSP上的操作系统支持作业从上位机上加载 ,或通过 EPROM加载 .操作系统支持 VXI总线标准 ,并提供了数据通信、任务分配和并发进程管理等功能 .它根据任务分解信息 ,分配硬件资源 ,构造数据流向 ,建立子任务相互间的同步关系 ,完成与上位机的联络并输出结果 .实验结果表明 ,该文设计的硬件及其操作系统能够适应不同并行结构的需要 ,并得到满意的图像并行处理效果 .

摘要：针对基于ADSP14060的图像实时处理系统,根据层次化的思想,设计并实现了一个具有代码量少、可移植、可裁减的嵌入式操作系统。该系统不但具有任务管理、资源管理、片内任务通信等基本功能,还具有片间任务的通信与同步这一重要功能。实验结果表明,该系统实时性强、稳定性好,可得到满意的图像并行处理效果。

摘要：针对高速图像处理系统中相关跟踪核心模块最小绝对差累加和算法(MAD)的实时性问题,利用TMS320C6416(C6416)处理器的内部并行结构,提出了基于该处理器的MAD算法设计方案。通过合理的内存数据存储安排、高效的程序流程设计以及人工优化循环核等技术措施,充分发挥了C6416的并行处理能力,解决了MAD模块耗时过长的难题。实验结果证明,算法能适应模板与搜索区域大小可变的情况,对于64×64的模板与128×128的搜索区域计算耗时仅9ms,大大缩短了处理时间。

摘要：传统星上系统开发与研制通常是基于特定的专用宇航器件,这使得其开发周期长且可移植性较差。针对该问题,提出了一种基于Xilinx ZYNQ UltraScale+平台的ARM+可编程逻辑的解决方案。该方案用Vivado配置FPGA硬件架构,采用SDK(Software Development Kit)配置ARM实现两者数据交互。在整个系统设计中,通过集成在芯片内部的高速串行收发器和Aurora协议作为载体进行高速片间传输;采用自定义帧协议保证传输可靠性及安全性;采用AXI-Stream接口使其具有各类算法即插即用的灵活性;最后为验证本系统可以支持各类算法进行星上实时图像处理,通过在逻辑侧添加Sobel边缘检测算法进行验证。测试结果表明该系统图像数据传输无误码,星上串行高速传输速率较高,系统总体传输延时较低,且系统具有较强的算法通用性。

摘要：介绍了直方图均衡增强算法在显示系统中的应用,提出利用FPGA(Field Program-mable Gate Array)并行处理海量数据的能力来实现显示系统,与采用DSP等传统方法相比,在处理实时图像及工作效率方面优势明显。给出了主要模块的设计方法,整个系统设计紧凑、简单、可靠性高。

摘要：药用管制瓶在灌装前必须进行多个指标检测。针对实际生产的需要,基于FPGA和DSP,提出并设计了小型化、低功耗的多通道高速实时图像采集、处理和显示系统。给出了影响系统性能的主要因素。

摘要：将TMS320C6201 DSP(Digital Signal Processor)和ACEX1K100 FPGA(Field Programmable Gate Array)相结合,设计了一种通用的基于模块的单通道实时图像处理硬件系统.首先,给出了硬件系统的整体结构图,分析了系统的工作原理;然后,给出了每一功能模块的设计过程;最后,指出了进一步研究的内容.

摘要：简要介绍了数字信号处理器Adsp 2 10 6 0和大规模可编程逻辑器件EP1K5 0。详细讨论了Adsp 2 10 6 0的主机接口工作模式以及一个实时图像跟踪处理器的硬件组成原理 ,在这个系统中EP1K5 0充当了主机。调试结果表明 ,所提出的硬件结构设计思想工作效率高 ,完全能够胜任实时图像处理的实际需要。

摘要：针对高帧频、大视场图像中的实时目标检测、识别和跟踪,设计了一种以TMS320C6203为核心运算处理器,FPGA为辅助控制处理器的实时图像处理系统。在对弱小目标检测识别算法的实验分析基础上,开发了实时图像处理软件,使得该系统对弱小多目标的检测、识别和跟踪的能力达到了实际工程的实时性需求。

摘要：在分析传统DMA控制器结构的基础上,针对实时图象处理系统的数据传输要求,提出了多端口模块设计、增加Round Robin通道优先级仲裁算法和优化数据传输通道等优化方法,以提高数据传输速度,并改进了地址产生模式来满足图像算法的要求。