摘要：扫描结构在给密码芯片增加可测性的同时也可能被不当使用为旁路攻击路径,使密码芯片的密钥信息泄露.为解决这个问题,提出一种前馈异或安全扫描结构.首先将异或安全扫描寄存器引入扫描结构中,该结构对测试图形进行输入?输出线性变换,实现对测试图形的硬件加密;然后分析了该结构的安全性并给出其测试图形生成算法.实验结果表明,文中提出的安全扫描结构能抗击基于扫描结构的旁路攻击和复位攻击,并保留了传统扫描结构的高测试覆盖率.

摘要：针对不同级别的旁路信息泄露,提出一种通用的旁路信息泄露容忍防御模型,并结合信息熵理论给出该模型的形式化描述.谊模型采用(t,n)门限机制,使得部分旁路信息泄露不会影响系统的安全性.在该防御模型的基础上,结合高级加密标准AES-128算法的安全实现,设计了一种两阶段掩码的旁路攻击防御方法.与已有的防御方法相比,该方法能够同时防御高阶旁路攻击与模板攻击.通过理论分析与仿真实验验证了该方法的有效性.

摘要：针对采用FPGA实现的密码芯片 ,提供一种技术保障机制和方法 ,使得在密码芯片设计实现结束后 ,能够根据应用要求进行一定升级修改 ,节省开发时间和费用。

摘要：为抵抗密码芯片中针对数据加密标准算法的功耗分析攻击,通过分析数据加密标准算法遭受功耗分析攻击的原理,并结合针对数据加密标准算法关键防御技术,给出了一种基于互补电路的中间值掩码DES方案设计。主要是利用双电路进行互补输出,以保证寄存器翻转保持功耗恒定,从而最大限度地降低功耗差异。根据算法性能分析结果表明:该方案可以抵抗差分功耗分析攻击,且实现简单,能够直接应用于密码芯片的电路设计中。

摘要：为了在密码芯片中安全快速地实现二元扩域Eta双线性对,提出了基于平方方法的抗功耗攻击实现算法。分别研究了基于平方方法的密钥盲化和明文盲化方案,给出了具体的基于平方方法的抗功耗攻击算法的实现细节。在典型有限域下,基于平方方法的抗功耗攻击算法的实现效率比基于平方根方法提升10%以上,并且不需要存储任何预计算变量。另外,讨论了将目前用于三元扩域的Loop Unrolling方法的思想应用到所提算法后,进一步将运算效率提升了约3%。效率的提升和存储量的优化使得算法更适用于安全密码芯片。

摘要：侧信道攻击是一种强有力的物理安全分析方法,密码芯片侧信道攻击的安全评估一般都是在生产后期进行的,但生产后期进行侧信道攻击安全评估具有费时、容易出错及费用高昂等缺陷。为了提高效率,有必要在设计阶段进行侧信道攻击安全评估,这需相应的侧信道仿真工具支持。针对侧信道攻击需要相应的侧信道仿真工具支持的特点,提出一种侧信道攻击仿真环境的设计方案。该方案采用软硬件协同设计的思想,通过泄露仿真机制和安全分析策略相分离的方法,用构件技术来建立侧信道攻击的仿真环境,能在密码芯片的设计阶段对侧信道攻击进行仿真分析。与现有的PINPAS仿真环境相比,该环境具有灵活、高效的特点。

摘要：在密码芯片中,为提高可测性引入的基于扫描的可测性设计会导致安全性的下降。文章提出了一种针对一类椭圆曲线密码的硬件实现的攻击方法,进而提出一种简单有效的密码芯片的安全扫描方法,使得在保持高测试覆盖率的同时,并不降低芯片的安全性。该方法通过对芯片工作模式的控制,采用屏蔽扫描使能信号的方式,使得在芯片中存在安全信息的情况下扫描功能失效,解决了由于扫描链的设计所引入的安全信息泄露的问题。

摘要：为了在现有算法的基础上提高加密的安全性 ,提出了一种基于可重组体系结构的密码芯片设计原理和方法。这种设计使得用户通过编程可以改变芯片内部的电路结构 ,以匹配不同的加 /解密算法 ,从而支持不同的加 /解密算法在同一块芯片上的实现。该设计在Altera公司的APEX2 0KEFPGA上进行了成功测试 ,其功能和性能均达到了预期要求。结果表明 ,基于可重组体系结构这一重要思想可以有效提高密码芯片设计的安全性和灵活性。

摘要：为了提高RSA密码算法在密码芯片上的实现性能,基于SOPC技术设计了一款RSA密码芯片,完成了NIOS II的软硬件协同设计。该硬件系统由处理器、存储模块和自定义指令3部分组成,其关键的模乘模块采用改进的模乘算法和交叉存取设计方案设计实现,显著提高了系统性能。整体设计在ALTERA的CYCLONEII器件上进行了验证与测试,并进行了逻辑综合及布局布线。与传统的RSA密码芯片设计相比,该芯片系统灵活性高,资源占用少。

摘要：针对分组密码算法芯片可重构设计的需求,提出了基于模块划分的可重构设计思想。通过对多种分组密码算法流程及实现过程进行分析和分类,将所有算法功能划分为:固定功能模块和可重构功能模块。在设计相应的可重构互联结构,实现对分组密码算法的可重构设计。通过对多种分组密码算法进行详细设计与测试分析结果表明,采用模块化的可重构设计对单个算法带来的时间延时增加为7%-23%;通过对分组密码算法芯片的交叉测试结果表明,算法用与配置所增加的时间延时为2%-16%,而且随着计算功能最终趋于稳定之后,所增加的配置时间将趋近于2%。