摘要：本文介绍一种新型加法器结构———对数跳跃加法器 ,该结构结合进位跳跃加法器和树形超前进位加法器算法 ,将跳跃进位分组内的进位链改成二叉树形超前进位结构 ,组内的路径延迟同操作数长度呈对数关系 ,因而结合了传统进位跳跃结构面积小、功耗低的特点和ELM树形CLA在速度方面的优势 .在结构设计中应用Ling′s算法设计进位结合结构 ,在不增加关键路径延迟的前提下 ,将初始进位嵌入到进位链 .32位对数跳跃加法器的最大扇出为 5 ,关键路径为 8级逻辑门延迟 ,结构规整 ,易于集成 .spectre电路仿真结果表明 ,在 0 2 5 μmCMOS工艺下 ,32位加法器的关键路径延迟为 76 0ps,10 0MHz工作频率下功耗为 5 2mW .

摘要：介绍了一种 32位对数跳跃加法器结构 .该结构采用 EL M超前进位加法器代替进位跳跃结构中的组内串行加法器 ,同 EL M相比节约了 30 %的硬件开销 .面向该算法 ,重点对关键单元进行了晶体管级的电路设计 .其中的进位结合结构利用 L ing算法 ,采用支路线或电路结构对伪进位产生逻辑进行优化 ;求和逻辑的设计利用传输管结构 ,用一级逻辑门实现“与 -异或”功能 ;1.0 μm CMOS工艺实现的 32位对数跳跃加法器面积为 0 .6 2 mm2 ,采用 1μm和 0 .2 5 μm工艺参数的关键路径延迟分别为 6 ns和 0 .8ns,在 10 0 MHz下功耗分别为 2 3和 5 .2 m W.