摘要：针对软件无线电设计理念,提出一种基于模块化的逻辑处理资源可重构方法,主要研究现场可编程门阵列(FPGA)局部动态重构设计与实现方法。重点描述了三种动态可重构功能的设计方法及实现流程,并对系统的局部动态重构进行了实验验证。通过实验表明,该架构的FPGA局部动态重构速度快、可靠性高,满足平台动态加载多种波形的需求。

摘要：针对数字逻辑系统规模扩大出现的单片电路资源利用率下降的问题,提出了一种基于EAPR的FPGA局部动态重构实现方法.该方法结合EAPR设计思想和Virtex-5芯片的特点,通过ISE软件进行模块设计和PlanAhead软件的重构实现,完成了XC5VLX50T(1FF1136)芯片的局部动态重构.仿真和实验结果表明:该方法需下载的文件大小仅为普通方法的21.9%;能实现对芯片内部资源的有效管理和合理利用,为实际工程中利用有限的资源实现更大规模的逻辑设计提供参考.

摘要：针对航天综合电子系统小型化对国产微系统芯片低功耗的设计要求,提出了一种基于局部动态自重构技术的片内动态时钟管理解决方案.分析微系统芯片功耗的构成,确定了以降低芯片动态功耗为切入点,采用集成数字时钟管理单元DCM替换晶振作为加速处理单元DSP芯片的时钟源.根据任务执行需求,应用局部动态重构技术,适时动态调整DSP的工作时钟,以降低空负载下芯片的能量损耗.测试结果表明,所提出的方案在保证实时性的同时,有效地降低微系统芯片的整体功耗.

摘要：针对SoPC系统远程实时更新的实际需要,设计并实现了一种基于Virtex-ⅡPro XC2VP30平台的在线动态可重构SoPC系统。该系统应用IRL设计理念和局部动态重构技术,利用Xilinx公司的ISE8.2、EDK8.2、PlanAhead10.1和SystemGen-erator10.1等开发工具,对算术运算和音频处理模块进行局部动态重构和远程实时更新。经实验结果表明,该系统能够通过局部动态重构技术使电路重构的时间缩短到1s左右,还能够完成配置文件的远程在线实时更新,适用于地理位置较偏远、对安全性要求较高的场合。