摘要：为揭示密码系统运行时功耗所导致的信息泄漏,分析了静态CMOS门数据功耗相关性,介绍了以AT89C52单片机实现的数据加密标准(DES)密码系统为目标的差分功耗分析(DPA)攻击的设计与实现。提出了寄存器中静态CMOS门功耗模型,解释了DPA中选择函数D是如何将功耗曲线分入两个具有不同功耗特征的集合,使得由数据推断功耗和由功耗推断数据的思路更加清晰。DPA攻击获得了DES第16轮加密的48位子密钥。由此可知由于CMOS门数据功耗相关性,未加防护措施的DES密码系统终将难以抵御DPA的攻击。

摘要：针对DES加密系统中的差分功耗攻击,提出基于MASK的改进DES_DPA算法,并以此为基础设计了DES_DPA硬件。通过对DES中每轮运算中的子密钥掩码,改变运算过程中晶体管的翻转率,使得功耗曲线的特征随之改变,硬件设计只需增加两个MASK子电路即可实现DES_DPA算法。基于0.25μm库,DES_DPA模块的综合规模为1914门,最大延时为9.57ns、可工作于100MHz。

摘要：提出一种互补结构的寄存器电路设计方案,用于减小DES加密电路的差分功率信号,防御差分功耗分析.提出了一种误导攻击者的干扰电路,在保证加密电路安全等级的前提下,大幅度降低了电路的硬件开销.为节约成本与缩短设计周期,文中使用了一套高效的抗攻击电路的设计流程.

摘要：基于灵敏放大器逻辑,采用全定制的方法,设计实现一种AES密码算法的SubByte模块.本文的设计能够实现电路的功耗与运算数据及操作顺序的无关性,从而能够有效地防止差分功耗分析攻击.本设计采用SMIC0.18um CMOS工艺,电路工作频率达到83.3MHz,其版图面积约为0.85mm2.因此,本设计可以广泛应用于高度安全性的对称加密运算设备.

摘要：针对DES(Data Encryption Standard)加密电路,采用了差分功耗分析(Differential Power Analysis,DPA)攻击方式进行解密.该方法是一种典型的功耗类型旁路攻击方式(Side Channel Attacks,SCA),其理论基础为集成电路(ICs)中基本单元CMOS逻辑门在实现加密算法时的物理特征、功耗模型及数据功耗相关特性.结合具体电路,介绍了针对DES加密系统进行的差分功耗分析攻击的设计与实现.目前,实验已经成功地破解了DES加密算法中56位有效密钥中的48位,逐步逼进了最终破解目标.这一结果至少已经表明,由于集成电路功耗等物理信号的泄漏及其在处理不同数据时功耗的差别,未加防护措施的DES加密系统终将难以抵御差分功耗分析的攻击.

摘要：提出一种抗差分功耗分析攻击的高级加密标准(AES)异步S盒电路。采用复合域算法实现精简的S盒结构,通过引入单轨异步流水线降低整个S盒的功耗,在单轨电路中局部采用异步双轨电路,利用随机数控制下的数据扰乱机制,改善电路的抗差分功耗分析攻击性能,建立S盒差分功耗分析攻击仿真平台,对设计的相关性能进行了仿真验证和测试。

摘要：以差分功耗分析(DPA)为代表的旁路攻击对包含AES算法的加密设备构成了极大威胁,目前关于防御DPA的方法研究主要针对硬件加密电路,对软件加密系统研究不足。提出一种引入掩码矩阵的软件防护方案,对智能卡加密算法运行过程中每个可能泄露的中间值添加随机掩码,并对掩码矩阵采取动态更新策略以提高效率。实验结果表明,提出的方案具有抵抗差分功耗攻击的能力,同时效率相较于未采用动态更新的方案提高了将近1倍,该方案设计简单且易于实现,从而为智能卡的安全设计提供参考。

摘要：在分析CMOS芯片工作时功率消耗原理的基础上,提出一种简洁高效的功耗模型,设计一种针对DES加密算法的差分功耗攻击方案,并在自主开发的功耗分析仿真器上完成破解DES加密算法中的48位子密钥,结果表明未加防护的DES加密系统存在安全隐患,该仿真器亦为功耗攻击方法及抗功耗攻击的研究提供一种简洁、直观、快速、有效的评估平台,最后对抗功耗攻击方法进行分析。

摘要：针对SM4门限实现(TI)面积大、随机数消耗多的问题,提出一种SM4门限实现的改进方案。在满足门限实现理论的情况下,对S盒非线性求逆进行了无随机共享,并引入面向域的乘法掩码方案,将S盒随机数消耗减少至12 bit;基于流水线思想,设计了新的8 bit数据位宽的SM4串行体系结构,复用门限S盒,并优化SM4线性函数,使SM4门限实现面积更加紧凑,仅6513 GE,相较于128 bit数据位宽的SM4门限实现方案,所提方案的面积减小了63.7%以上,并且更好地权衡了速度和面积。经侧信道检验,所提出的改进方案具备抗一阶差分功耗分析(DPA)能力。

摘要：针对AES门限实现结构中存在流水线等待而导致加密效率低的问题,提出一种AES高效门限实现方案.S盒门限实现的流水线级数以及流水线等待严重影响AES门限实现的加密效率.采用Native-AES结构,合并S盒线性映射阶段到状态寄存器中完成,引入面向域掩码共3种方法,设计实现了流水线级数仅为3,随机数消耗仅为32bit的2输入共享的S盒门限实现方案.优化调度AES门限实现的加密顺序,降低S盒输入空闲时间到0,从而避免了流水线等待,提高了门限AES的加密吞吐率.实验结果表明,所提出的门限AES完成一次加密仅需179个时钟周期,较目前已提出AES门限实现方案加密吞吐率提高约22%以上.经t检验,所提出的AES高效门限实现具备抗一阶差分功耗分析能力.