文献检索-宁波市创意产业特色资源库

限定检索结果

检索条件"主题词=差分解码"

共 2 条记录，以下是1-10 订阅

全选清除本页清除全部题录导出标记到"检索档案"

视图：

排序：

DVB-C系统解码中解相技术的硬件实现: 收藏
分享
引用; 《电子测量技术》2006年第4期29卷 106-108页; 作者：黄喜天津大学电子信息工程学院天津300072; 基于欧洲DVB-C标准的有线数字电视的基带解码芯片主要由解调和前向纠错两大模块组成,这两个模块中间由解相模块来连接,解相技术的好坏直接影响了能否成功纠错并输出正确的MPEG码流。本文介绍了从解调模块输出的10位精度的并行信号与前...; 基于欧洲DVB-C标准的有线数字电视的基带解码芯片主要由解调和前向纠错两大模块组成,这两个模块中间由解相模块来连接,解相技术的好坏直接影响了能否成功纠错并输出正确的MPEG码流。本文介绍了从解调模块输出的10位精度的并行信号与前向纠错模块串行输入之间的解相模块针对于不同进制的QAM(4、16、32、64、128、256)的硬件(FPGA或ASIC)实现方法,其中包括了分割、解相和差分解码的硬件设计与实现。; 来源：详细信息评论

高速DQPSK解调器的算法及实现: 收藏
分享
引用; 《上海航天》2004年第2期21卷 24-27页; 作者：高敏朱克勤上海航天测控通信研究所上海200086; 介绍了一种高速四相差分相移键控(DQPSK)解调器的算法。该方法基于锁相环原理,并采用了现场可编程逻辑门阵列(FPGA)芯片进行载波恢复、差分解码、时钟恢复和判锁等,其设计与实现不仅方便,而且可靠性高。; 介绍了一种高速四相差分相移键控(DQPSK)解调器的算法。该方法基于锁相环原理,并采用了现场可编程逻辑门阵列(FPGA)芯片进行载波恢复、差分解码、时钟恢复和判锁等,其设计与实现不仅方便,而且可靠性高。; 来源：详细信息评论

全选清除本页清除全部题录导出标记到“检索档案”

共1页<< <1> >>

聚类工具回到顶部