摘要：提出一种新的固定边框的布图算法.该算法采用SP表示方法,以公共子序列为基础,在随机搜索过程中限定布图宽度的变化,从而使减小芯片面积的目标与固定边框的目标在一定程度上取得一致.与现有的固定边框布图算法相比,文中算法在边框更紧凑、宽长比更大的条件下具有更高的成功率和更短的运行时间.此外,文中算法在布图初始阶段就可以对固定边框的合理性进行评估,避免了因给定的边框不合理而带来的时间上的浪费.

摘要：在基于Horner展开的基础上给出了高层次数据流低功耗综合方法。对电路的函数描述进行转换,得到最终的多项式形式,并应用Horner展开。根据Horner展开的结果对数据流进行调度、分配、绑定。在综合的过程中考虑绑定和布局对电路实现的互连线长度的影响。通过减少互连线的长度,进而减少电路的功耗。该方法可以在满足电路设计性能和面积的前提下,得到较优的电路设计结果。实验结果表明,该方法比一般综合方法减少功耗约20%,说明了其有效性。

摘要：对片上多核系统(MPSoC)进行高效结构级热分析是进行温敏布图规划与实时功耗温度管理研究的关键.由于需要预先使用HotSpot提取布图规划中功能模块之间的相关热阻参数,最新的结构级热分析算法BloTAM在温敏布图规划中的热分析效率并不理想.对于散热条件与内核尺寸确定的温敏布图规划,该文提出了一种预采样的结构级热分析算法PS-BloTAM,它先使用HotSpot为采样模块阵列建立相关热阻预采样矩阵S(即相关热阻库),温敏布图规划产生一个方案后,PS-BloTAM可以根据方案中模块的大小与位置直接使用S计算出模块之间的相关热阻矩阵R,然后使用R计算出不同工作模式下的模块温度.采用传统的设计库思想,PS-BloTAM能够快速计算出不同布图规划方案所产生的热点温度.实验数据表明:(1)与HotSpot相比,PS-BloTAM的平均误差与最大误差分别小于1.65%和6.64%,可以获得43倍的加速效果;(2)与BloTAM相比,PS-BloTAM可以获得3.4倍的加速效果;(3)在温敏布图规划的应用中,PS-BloTAM以小于1.24%误差的代价、获得了比HotSpot快近10倍的加速效果.

摘要：在超大规模集成电路(VLSI)物理设计中,将更多约束实现放在更高的设计阶段考虑可以有效的加速设计收敛,减少设计时间.文中针对宏模块平面布图规划中约束的实现方法进行了分析和研究,基于B*-tree表示方法提出一种考虑集中约束(clustering constraints)的平面布图规划算法,针对布图规划中集中约束的实现取得了较好效果.

摘要：超大规模集成电路(VLSI)布图规划是VLSI物理设计的关键环节之一,对集成电路的芯片面积、线长等性能指标有重大影响.基于B*-tree的结构表示,结合遗传算法的思想,提出一种用于解决VLSI不可二划分布图规划问题的混合遗传算法,并用MCNC标准测试例子对所设计的算法进行测试,证明该算法的有效性.

摘要：布局是现代VLSI物理设计中十分关键的步骤,而模拟退火等智能算法在针对宏模块布局的平面布图规划问题中得到广泛应用。针对应用于VLSI平面布图规划的模拟退火算法进行了研究和分析,并针对布图本身特性在退火算法中采用了一种导向性的邻域构造策略来加速算法的收敛,有效地提高了平面布图规划中模拟退火算法的搜索效率。

摘要：多电压设计(multiple supply voltage,MSV)是降低SoC功耗的有效方法之一。为便于电压岛供电引脚的放置,提出了一种考虑电压岛边界约束的多电压布图算法。首先,基于切分树表示的布图解特点,提出一种边界检查算法快速确定所有模块的边界信息。其次,以优化功耗为目标采用改进动态规划方法进行多电压分配并构建电压岛。最后,以模拟退火算法作为搜索引擎对芯片的面积、线长和功耗进行协同优化。为减少SA迭代次数,采用了一个两阶段的降温策略。对GSRC电路的实验结果表明,该算法可获得满足边界约束的多电压布图,且和不考虑边界约束时相比,仅在功耗上平均增加5.2%。

摘要：1998年6月15～19日,在美国旧金山举行的第3届国际设计自动化会议(Design Au-tomation Conference),是电子CAD方面规模最大、水平最高的世界范围学术会议。会议期间同时举办IC CAD产品展览会。我国电子工业部组团参加会议,中国华大集成电路设计中心在CAD产品展览会上展出了我国自主开发的熊猫2000VLSI CAD系统。

摘要：集成电路设计发展方兴未艾,新方法、新技术不断涌现。设计一款好芯片,不仅需要很深厚的知识背景,而且在做实际项目的时候也会遇到很多操作问题。本文以集成电路后端设计为切入点,结合具体实验,介绍了一个芯片级的设计在Encounter软件中进行布图与布局的详细过程。希望本文能给刚进入这一行业的初学者带来一些便利。

摘要：随着超大规模集成电路的飞速发展,越来越多的IP 核被集成到片上网络(Network-on-Chip,NoC)上,而片上网络是一种以通信为中心的片上互连结构,与传统总线型片上系统(System on Chip,SoC)相比具有低功耗、高宽带的显著优势。笔者将工业工程中系统布局设计(Systematic Layout Planning,SLP)方法与遗传算法相结合,提出一种系统布图优化算法。相对于传统的布图算法,提出的系统布图优化算法不仅具有更优的搜索能力,而且可定性与定量地优化布图方案,为片上网络布图规划提供了一种全新思路。实验结果表明,随着IP 核之间平均通信量的增加功耗降低幅度逐渐减小,当IP 核之间的平均核通信量在1 000 Mb/s 以内时,总功耗平均降低了40.51%。